[发明专利]栅极驱动电路及显示装置

权利要求书

1.一种栅极驱动电路，包括级联的多个栅极驱动单元，其特征在于，每个所述栅极驱动单元包括第一至第四启动信号输入端，

其中，对于所述多个栅极驱动单元中的第1级和第2级栅极驱动单元，所述第一启动信号输入端分别电性连接至第一启动信号(STV1_L或STV1_R)，对于第3级至第n级栅极驱动单元，所述第一启动信号输入端电性连接至第i-2级栅极驱动单元的本级传递信号(Zn)；

对于多个栅极驱动单元中的第1级至第n-2级栅极驱动单元，所述第三启动信号输入端电性连接至第i+2级栅极驱动单元的本级传递信号(Zn)，对于第n-1级和第n级栅极驱动单元，所述第三启动信号输入端分别电性连接至第二启动信号(STV2_L或STV2_R)，n为大于0的整数，i为大于2的整数；

每一级栅极驱动单元的第二启动信号输入端和第四启动信号输入端电性连接至第三启动信号(V3)和第四启动信号(V4)，

其中，每级栅极驱动单元还包括：

输入模块(210)，与第一节点(Q)相连接，根据第一启动信号输入端的信号将第三启动信号(V3)提供至所述第一节点(Q)，对所述第一节点(Q)进行充电；

第一输出模块(230)，与所述输入模块(210)相连于所述第一节点(Q)，根据第一时钟信号(CLK1)产生本级传递信号(Zn)；

第二输出模块(250)，与所述输入模块(210)相连于所述第一节点(Q)，根据多个电压信号对应产生多个栅极驱动信号，以及在输出端提供所述栅极驱动信号；

第一下拉模块(220)，与所述第一节点(Q)相连接，根据第二启动信号输入端的信号将第四启动信号(V4)提供至所述第一节点(Q)，以将所述第一节点(Q)下拉至低电平信号(VGL)；

第二下拉模块(240)，与所述第二输出模块(250)相连，用于在第二时钟信号(CLK2)的控制下将所述栅极驱动信号下拉至低电平信号(VGL)；以及

稳定模块(260)，与所述第一节点(Q)和输出端相连接，在所述第一时钟信号(CLK1)和所述第二时钟信号(CLK2)的控制下，将所述栅极驱动信号和所述本级传递信号(Zn)维持于所述低电平信号(VGL)，

其中，所述多个电压信号至少包括第一电压信号(V1)和第二电压信号(V2)，所述第一电压信号(V1)和所述第二电压信号(V2)的高电平持续时间分别为半帧画面的显示时间，所述第一电压信号(V1)和所述第二电压信号(V2)的高电平持续时间之和为一帧的显示时间，

在上半帧，所述第二输出模块根据所述第一电压信号(V1)产生第一栅极驱动信号(Gn)，在下半帧，所述第二输出模块根据所述第二电压信号(V2)产生第二栅极驱动信号(Gn+1)。

2.根据权利要求1所述的栅极驱动电路，其特征在于，所述输入模块(210)包括：

第一开关管(T1)，控制端电性连接至所述第一启动信号输入端，第一通路端电性连接至所述第二启动信号输入端，第二通路端与所述第一节点(Q)连接。

3.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一输出模块(230)包括：

第二开关管(T2)，控制端与所述第一节点(Q)连接，第一通路端用于接收所述第一时钟信号(CLK1)，第二通路端用于产生本级传递信号(Zn)；

第一电容(C1)，连接于所述第二开关管(T2)的控制端与第二通路端之间。

4.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一下拉模块(220)包括：

第三开关管(T3)，控制端电性连接至所述第三启动信号输入端，第一通路端与所述第一节点(Q)连接，第二通路端电性连接至所述第四启动信号输入端。