[发明专利]半导体结构及其形成方法、半导体存储器件

说明书

本发明提供一种半导体结构及其形成方法、以及具有该半导体结构的半导体存储器件，该半导体结构包括：具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；P型阱区，形成于所述衬底的底部；多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。通过在半导体结构中增加扩散阻挡层，可有效改善器件性能的稳定性。

技术领域

本发明涉及半导体领域，具体涉及一种半导体结构及其形成方法、以及具有该半导体结构的半导体存储器件。

背景技术

随着半导体器件微缩进程的发展，衍生出一种新型埋入式晶体管(RecessMOS)结构，其与传统的金属氧化物半导体场效应晶体管(metal oxidesemiconductor,MOS)的主要区别在于其栅极结构位于半导体衬底内部，即埋入式栅极(Buried Gate)，应用在阵列(array)区。

但由于应用这种埋入式晶体管结构的array区域尺寸较小，且其中的掺杂元素(例如硼、磷等)极易发生扩散，掺杂元素的扩散会影响掺杂浓度分布的稳定性，进一步影响整个半导体器件的性能。

因此，亟需一种新的半导体存储器件结构，以解决现有技术中存在的上述问题。

需注意的是，前述背景技术部分公开的信息仅用于加强对本发明的背景理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本发明的目的是提供一种半导体结构及其形成方法、以及具有该半导体结构的半导体存储器件，以解决埋入式晶体管结构的array区域掺杂元素易扩散而导致的半导体存储器件性能不稳定的问题。

为了实现上述目的，本发明采用如下技术方案：

本发明提供一种半导体结构，包括：

具有浅沟槽隔离结构的衬底，所述衬底表面具有多个沟槽；

P型阱区，形成于所述衬底的底部；

多个栅极组件，形成于所述多个沟槽内，每个栅极组件的一侧为源区，另一侧为漏区；

第一离子植入层和第二离子植入层，形成于所述源区和漏区，所述第二离子植入层位于所述第一离子植入层的下方；及

第一扩散阻挡层和第二扩散阻挡层，所述第一扩散阻挡层位于所述第一离子植入层和第二离子植入层之间，所述第二扩散阻挡层位于所述第二离子植入层的下方。

根据本发明的一个实施方式，所述第一扩散阻挡层的注入深度为5～20nm，所述第二扩散阻挡层的注入深度为20～60nm。

根据本发明的一个实施方式，所述第一离子植入层和所述第二离子植入层均掺杂N型杂质。

根据本发明的一个实施方式，所述第一离子植入层为掺杂砷的离子植入层，所述第二离子植入层为掺杂磷的离子植入层，所述第一扩散阻挡层为掺杂氮的离子植入层，所述第二扩散阻挡层为掺杂氟的离子植入层，所述P型阱区掺杂硼。

根据本发明的一个实施方式，所述第一扩散阻挡层的掺杂剂量为1.0E15～9.0E15ion/cm2，所述第二扩散阻挡层掺杂剂量为1.0E14～9.0E14ion/cm2。

根据本发明的一个实施方式，所述第一离子植入层的掺杂剂量为1.0E14～9.0E15ion/cm2，所述第二离子植入层的掺杂剂量为1.0E14～9.0E15ion/cm2。

本发明还提供一种上述半导体结构的形成方法，包括：