[发明专利]半导体装置和半导体装置中使用的方法

说明书

本发明涉及一种半导体装置和半导体装置中使用的方法。具体地，本公开提供一种在采用多层总线配置的半导体装置中抑制处理的竞争的技术。采用多层总线配置的半导体装置包括控制从每个总线主设备到每个存储器的访问的控制装置，以及用于存储识别每个存储器中包括的存储区域的识别信息与存储区域所属的组之间的对应关系的存储装置。基于确认包括组的指派的存储区域的指令，参考指令指派的组与来自存储装置中存储的对应关系的识别信息之间的对应关系，控制装置指定属于指派的组的一个或多个存储区域，基于所指定的存储区域的使用状态确认总线主设备使用的存储区域，并将用于访问所确认的存储区域的信息输出到与指令相对应的总线主设备。

相关申请的交叉引用

于2017年9月20日提交的日本专利申请No.2017-180447的公开内容，包括说明书、附图和摘要，通过参考全部并入本文。

技术领域

本公开涉及半导体装置，尤其涉及采用多层总线配置的半导体装置。

背景技术

近年来，随着半导体制造技术的进步，半导体集成电路被小型化，并且正在开发将处理器核和多个功能块安装在同一芯片上的“片上系统”。片上系统主要采用多层总线配置，其中预先提供多个总线用于多个功能。通过总线配置，多个总线主设备可以同时访问不同的总线从设备。

作为采用多层总线配置的半导体装置，例如，日本未审专利申请公开No.平成10(1998)-228413(专利文献1)公开了一种装置，“所述装置对于为存储器组提供的各个主设备，由仲裁装置通过由主设备经由缓冲器发送往来于存储器的读/写的数据，对与多个存储器组相关的缓冲器的访问的竞争进行仲裁”(参见摘要)。

发明内容

基本上，从总线主设备到存储器(总线从设备)的访问是软件开发人员预先设计的。开发人员将软件设计为使得多个总线主设备不在相同的定时访问相同的存储器(从而不竞争)。原因是竞争的处理(任务)所需的时间变长。但是在某些情况下，难以将软件设计为使得多个处理不竞争。因此在某些方面，需要一种防止处理的竞争的技术。

因为开发人员必需考虑在进行处理(任务)时使用的存储器来开发软件，以使得不发生处理的竞争，所以难以有效地开发软件。因此在某些方面，需要一种使开发人员容易开发软件的技术。

本公开用于解决上述问题，并且一个方面的目的是提供一种在采用多层总线配置的半导体装置中抑制处理的竞争的技术。

根据说明书和附图的描述，其他问题和新颖特征将变得显而易见。

根据实施例的半导体装置具有多个总线主设备和多个总线。总线分别耦合到总线主设备。半导体装置还具有多个存储器。每个存储器耦合到多个总线的至少任何一个，并包括至少一个存储区域。半导体装置还包括：控制装置，用于经由耦合到总线主设备的总线控制从每个总线主设备到多个存储器的任何一个的访问；以及存储装置，用于存储识别每个存储区域的识别信息与存储区域所属的组之间的对应关系。控制装置检测每个存储区域的使用状态，基于从多个存储区域中确认多个总线主设备的任何一个所使用的存储区域的指令，参考来自所述对应关系的指令指派的组与识别信息之间的对应关系，从多个存储区域中指定属于指派的组的一个或多个存储区域，基于所检测的使用状态，从所指定的一个或多个存储区域中确认要使用的存储区域，以及将用于访问所确认的存储区域的信息输出到与指令相对应的总线主设备。

根据实施例的半导体装置可以抑制不同总线主设备同时访问相同存储器(竞争)的现象。

附图说明

图1是示出根据现有技术的半导体装置的配置的示意图。

图2示出根据现有技术的管理表的数据结构。

图3是示出根据现有技术的由半导体装置确认处理区域的处理的流程图。