[发明专利]一种并行Hash查表架构和方法

说明书

本发明提供了一种并行Hash查表架构及方法，包括：查表Hash键值KEY，根据需要确定bit位宽；n个Hash函数，各自选择不同的表达式；n个ram，各自独立，与Hash函数一一对应；Compare对比模块，同时完成n个ram查表结果和查表键值KEY的对比，并根据对比结果得到正确的查表内容；其中，每个Hash函数对应深度不同的ram。本发明能够有效的解决现有技术中查找性能差的问题，不再需要多次循环比对、再Hash计算，也不需要多次读取RAM空间，从而大大压缩查表的时间，提高了Hash查找的效率。

技术领域

本发明属于数据

背景技术

实际工程设计中，经常会遇到对一个大范围的数据进行存储并查找相应内容，但是由于需要存储数据的不确定性以及存储空间的限制，不能保证预留足够大的存储体来存放所有数据。这时就需要考虑如何将一个大范围的数据映射到一个小范围存储中，并在使用时可以快速定位查找地址，而Hash函数正是实现这样操作的工具。实际中的Hash函数是指把一个大范围映射到一个小范围的算法，该操作的目的是为了节省空间，使得数据容易保存。

在实现Hash结构的一般方案中，往往会使用2倍于实际存储内容的一个ram空间，利用多个Hash函数解决表项查找过程中的冲突问题。

如图1所示，方案中展示了利用四个Hash函数的查表架构，该架构是目前比较通用的Hash查表方案架构。KEY是用于Hash的键值，首先KEY经过Hash0得到第一个地址，作为RAM的查表地址。读取对应地址数值和键值KEY做比较，如果比对成功则本次查表成功，否则使用Hash1再次进行计算，查表比对。依次类推，进行Hash2、Hash3的查找比对。

该方案实现Hash查找存储时，使用多个Hash函数对应一个存储空间，由于Hash冲突的原因，使得一个键值需要经过多次Hash计算和查找才能匹配成功。而所有的数据在一个存储空间，可供读取的接口只有一套，因此需要串行完成hash计算->读取->比较->再hash->再读取->……->比对成功(或失败)。该架构在时间效率上存在很大不足，限制整体查表的速率，并且存在查表时间不确定性，该问题在硬件ASIC设计中尤为突出。

如果第一次对比成功，该次查表完成，所用时间定为t。最坏的情况下，需要第四次查找对比后才能知道是否查表成功，需要4t的时间。平均查表时间在1.5t-2.5t之间，并且由于查表的不确定性，最终得到查表是否成功的时间也存在1t-4t的不确定。

目前在对时间要求较高的查找环境中，该方案这种不确定时间的串行查找比对方式显然不能满足设计需求。

发明内容

有鉴于此，本发明设计了一种并行Hash计算的Hash查找架构和方法，能够有效的解决上述查找性能差的问题，不再需要多次循环比对、再Hash计算，也不需要多次读取RAM空间，从而大大压缩查表的时间，提高了Hash查找的效率。

为达到上述目的，本发明的技术方案是这样实现的：

一种并行Hash查表架构，包括：

查表Hash键值KEY，根据需要确定bit位宽；

n个Hash函数，各自选择不同的表达式；

n个ram，各自独立，与Hash函数一一对应；

Compare对比模块，同时完成n个ram查表结果和查表键值KEY的对比，并根据对比结果得到正确的查表内容；

其中，每个Hash函数对应深度不同的ram。

优选的，用CRC多项式作为Hash函数，位宽较大的CRC多项式对应RAM深度较深的ram。