[发明专利]半导体器件及其制造方法

说明书

本公开涉及一种半导体器件及其制造方法，其简化了制造工艺，同时减小了第一MOS晶体管区域和第二MOS晶体管区域之间的分离的宽度。第一MOS晶体管和第二MOS晶体管配置双向开关。第一MOS晶体管和第二MOS晶体管均具有垂直沟槽结构。第一杂质区域邻接在第一MOS晶体管区域外的第一MOS晶体管元件的第一栅极沟槽的侧壁上，并且电耦合至第一源极区域。

相关申请的交叉参考

2017年9月28日提交的日本专利申请第2017-188349号的包括说明书、附图和摘要的公开通过引证全部引入本文。

技术领域

本发明涉及半导体器件及其制造方法，并且更具体地，涉及具有双向开关的半导体器件及其制造方法。

背景技术

例如，日本未审查专利申请公开第2004-274039号、2007-201338号和2006-147700号均描述了具有双向开关的半导体器件。

在日本未审查专利申请公开第2004-274039号、2007-201338号和2006-147700号中，在一个芯片上交替地布置配置双向开关的垂直第一MOS(金属氧化物半导体)晶体管元件和第二MOS晶体管元件。

发明内容

关于在日本未审查专利申请公开第2004-274039号、2007-201338号和2006-147700号中描述的交替布置第一MOS晶体管元件区域和第二MOS晶体管元件区域的结构，存在减小第一MOS晶体管元件区域和第二MOS晶体管元件区域之间的分离的宽度并简化制造工艺的需求。

本发明的上述和进一步的目的和新颖特征将从本说明书和附图的以下详细描述中变得更加明显。

根据本发明的一个方面，提供了一种具有双向开关的半导体器件。该半导体器件包括半导体衬底、第一晶体管元件和第二导电类型的第一杂质区域。半导体衬底具有彼此相对的第一表面和第二表面，并且具有从第一表面朝向第二表面延伸的第一栅极沟槽。第一晶体管元件包括位于第二表面中的第一导电类型的第一漏极区域、位于第一表面中的第一导电类型的第一源极区域以及位于第一栅极沟槽内且包括在双向开关中的第一栅电极。第一杂质区域邻接在第一栅极沟槽的用于第一晶体管元件的区域外的侧壁上，并且电耦合至第一源极区域。

根据本发明的另一方面，提供了一种用于制造具有双向开关的半导体器件的方法，其包括以下步骤。

形成半导体衬底，其具有彼此相对的第一表面和第二表面，并且具有从第一表面朝向第二表面延伸的第一栅极沟槽。形成第一晶体管元件，其包括位于第二表面中的第一导电类型的第一漏极区域、位于第一表面中的第一导电类型的第一源极区域以及位于第一栅极沟槽内且包括在双向开关中的第一栅电极。形成第二导电类型的第一杂质区域，其邻接在第一栅极沟槽的用于第一晶体管元件的区域外的侧壁上，并且电耦合至第一源极区域。

根据本发明，提供了一种半导体器件及其制造方法，简化了制造工艺，同时减小了第一MOS晶体管元件区域和第二MOS晶体管元件区域之间的分离的宽度。

附图说明

图1示出了根据每个实施例的应用于半导体器件的保护电路的示例；

图2是示出根据第一实施例的半导体器件的结构的平面图；

图3是示出图2中的区域RA的部分放大平面图；

图4是沿着图3中的线IV_IV截取的截面图；

图5是示出根据第一实施例的半导体器件的制造方法的第一步骤的截面图；

图6是示出根据第一实施例的半导体器件的制造方法的第二步骤的截面图；

图7是示出根据第一实施例的半导体器件的制造方法的第三步骤的截面图；