[发明专利]介电薄膜的形成方法

说明书

提供一种介电薄膜的形成方法，包括：将前驱体‑A注入置有待处理元件的反应腔室，在待处理元件表面吸附形成单分子层；清洗气体清洗去除待处理元件表面未吸附的前驱体‑A；将前驱体‑B在反应腔室外形成等离子体后注入腔室，与前驱体‑A反应形成介电薄膜；清洗气体清洗去除未反应的前驱体‑B及反应副产物；以预定次数重复循环步骤a‑d至薄膜达到预定厚度。使用本发明提供的方法形成的介电薄膜具有较低的介电常数，其形成的层间介电层能够有效的降低电阻‑电容延迟，使设备具有更佳的电性能。

技术领域

本发明涉及半导体存储器制造技术。特别涉及半导体中介电薄膜的形成方法。

背景技术

随着集成电路(IC)尺寸的缩减，半导体制造领域出现了许多技术挑战。在后道工艺(BEOL)中，布线，电阻-电容(RC)延迟(金属线电阻及其互电容的产物)成为IC尺寸缩减的主要问题。作为层间电介质(Interlayer Dielectric，ILD)，选用更好的地介电常数材料代替SiO₂以获得更优异的设备性能，成为本领域的一重要课题。

发明内容

本发明提供一种介电薄膜的形成方法。以该方法制备的低介电常数的介电薄膜形成层间介电层，取代现有技术中主流的SiO₂形成的层间介电层。同时该制造方法能够形成较优的碳含量及孔隙度，以适于薄膜的低介电常数，同时保证介电薄膜的质量。

本发明提供一种介电薄膜的形成方法，在层间介电层的形成工艺中，形成一低介电常数的层间介电层；包括以下步骤：a.将前驱体-A注入置有待处理元件的反应腔室，在待处理元件表面吸附形成单分子层；b.清洗气体清洗去除待处理元件表面未吸附的前驱体-A；c.将前驱体-B在反应腔室外形成等离子体后注入腔室，与前驱体-A反应形成介电薄膜；d.清洗气体清洗去除未反应的前驱体-B及反应副产物；e.以预定次数重复循环步骤a-d至薄膜达到预定厚度。

在一些实施例中，待处理元件具有多层金属互连的结构。

在一些实施例中，前驱体-A为八甲基环四硅氧烷；所述前驱体-B为H₂。

在一些实施例中，前驱体-B在100W的电压下形成等离子体。

在一些实施例中，介电薄膜的形成方法的步骤a-e在温度为100℃至300℃之间的条件下进行。

在一些实施例中，介电薄膜的形成方法的步骤a-e在气压为1.5托至2托之间的条件下进行。

在一些实施例中，H₂的流量为50-100sccm。

在一些实施例中，清洗气体为不活泼气体。

在一些实施例中，不活泼气体为Ar、He、N₂或其中任意两种或以上的气体混合。

在一些实施例中，介电薄膜的沉积率在0.5至/周期之间。

在一些实施例中，介电薄膜碳含量为10％至20％，氧含量为40％至50％，介电常数为2至3。

本发明的有益效果在于，使用本发明提供的方法形成的介电薄膜具有较低的介电常数(2至3)，其形成的层间介电层能够有效的降低电阻-电容延迟，使设备具有更佳的电性能。

附图说明

图1是本发明的介电薄膜的形成方法的过程示意图；

图2是本发明的介电薄膜的形成方法中等离子体H₂进行原子层沉积步骤的简略示意图；

图3是本发明的介电薄膜的形成过程与现有技术的介电薄膜的形成过程的对比图；

图4是本发明的介电薄膜覆盖凹槽结构的示意图；