[发明专利]集成电路插座

说明书

本发明提出一种集成电路插座，应用于集成电路测试，包含一盖体、一座体及多个探针。盖体供以装设一集成电路并包含一工作区、多个第一探针孔及至少一检测印刷电路。工作区设于盖体中心，第一探针孔分设于工作区。检测印刷电路设于盖体下表面且延伸至至少一第一探针孔周缘。座体与盖体相互组设并供以装设于一集成电路测试板，座体具相对第一探针孔设置的多个第二探针孔。探针穿设于第一探针孔及第二探针孔，至少一探针电性连接检测印刷电路，以电性导通集成电路、检测印刷电路及集成电路测试板，藉此可增进该集成电路的测试效能与准确度。

技术领域

本发明关于集成电路插座，特别是应用于集成电路的测试并具有印刷电路的集成电路插座。

背景技术

因科技的进步而研发出多种数字电子产品，以辅佐人类的生活，包括各类型的计算机、行动装置或是各种智能型电器等等。而电子产品在运作时需要通过集成电路(Integrated Circuit,IC)实现计算与处理程序，根据不同的功能与需求，集成电路有相异的电路设计与封装方式。并于集成电路的制程中，包含功能性测试(Testing)，以确保其中的各电路设计可正常运作。于测试作业时，会将集成电路放置于测试用插座，而测试用插座会电性连接测试板及其测试机台以输出结果。

然而，目前的技术对于集成电路的最小化仍存在瓶颈，又因集成电路内的各电路设计逐渐复杂，而在测试作业上更加困难。因此，现行科技已发展出测试设计(Design ForTestability,DFT)，以于集成电路设计时间植入电路，并于设计完成后进行测试。但是，此生产方式下衍生的测试设计电路会占据集成电路一部分的空间，在目前有限的空间中反而压缩集成电路本身的电路设计，且增加了硬件开销，也会影响系统性能，进而增加集成电路的成本，并使得集成电路的电路复杂化。而当测试时，因其中的测试设计电路电性连接其他多个工作电路区块，而易造成短路或信号异常，使测试准确性下降而大幅降低测试作业的效能。

有鉴于此，本发明提出一种集成电路插座，以克服上述现有技术中的不足。藉此，于集成电路测试作业中，本发明可提升其效能并同时降低其生产成本，并同时增加集成电路的电路设计空间。

发明内容

鉴于上述的问题，本发明的目的旨在提供一种集成电路插座，特别应用于集成电路的测试，以增进集成电路的测试效能。

为达上述目的，本发明提出一种集成电路插座，其应用于集成电路测试，包含一盖体、一座体及多个探针。其中，该盖体供以装设一集成电路，包含一工作区、多个第一探针孔及至少一检测印刷电路。该工作区设于该盖体的中心处。该多个第一探针孔设于该工作区。该检测印刷电路设于该盖体的下表面，且该检测印刷电路延伸至至少一该第一探针孔的周缘。该座体与该盖体相互组设并供以装设于一集成电路测试板，且该座体具多个第二探针孔，该多个第二探针孔相对于该多个第一探针孔设置。该多个探针穿设于该多个第一探针孔及该多个第二探针孔，且至少一该探针电性连接于该检测印刷电路，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板。藉此，通过将测试设计电路设于该集成电路插座，从而可增进测试上的准确度，进而提升其测试作业效能，并同时增进该集成电路本身的电路或逻辑设计。

更进一步，该盖体更具有多个第一通孔，该多个第一通孔邻近于该工作区设置，且该座体更具有多个第二通孔，该多个第二通孔相对于该多个第一通孔设置并连通于该多个第一通孔。藉此，该多个第一通孔及该多个第二通孔供组设多个导电件，且该多个导电件组设于该集成电路测试板，从而使该集成电路与该集成电路测试板呈电性导通状态，以利进行测试作业。

接续，该检测印刷电路为铜箔电线并具一主线区段及一支线区段，且该主线区段沿该工作区围绕设置并设于该多个第一通孔的周缘，该支线区段自该主线区段延伸并设于该工作区的部分该多个第一探针孔的周缘，以供电性导通该集成电路、该检测印刷电路及该集成电路测试板。因此，该集成电路测试板能通过该多个第一通孔及该多个第二通孔其中的该多个导电件电性连接该检测印刷电路，以进一步与该集成电路呈电性导通状态，从而增进测试作业的效能。