[发明专利]一种功率器件及其制备方法在审
| 申请号： | 201811065934.8 | 申请日： | 2018-09-13 |
| 公开（公告）号： | CN109166909A | 公开（公告）日： | 2019-01-08 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 深圳市心版图科技有限公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L21/336;H01L29/78 |
| 代理公司： | 深圳市兰锋知识产权代理事务所(普通合伙) 44419 | 代理人： | 曹明兰 |
| 地址： | 518000 广东省深圳市罗湖区*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 外延层 第一导电类型 填充 导电类型 功率器件 制备 导通电阻 电压能力 结构设置 氧化硅层 抗击穿 注入区 倒T形 衬底 底面 刻蚀 漏极 源极 | ||
1.一种功率器件的制备方法，其特征在于，包括：
提供第一导电类型的衬底；
在所述衬底上表面形成第一导电类型的第一外延层；
在所述第一外延层上表面形成第一沟槽，所述第一沟槽至少为两个，且所述第一沟槽的数量为偶数；
在所述第一沟槽下方形成第二沟槽，所述第二沟槽与所述第一沟槽连接，所述第二沟槽的宽度大于所述第一沟槽的宽度；
在所述第二沟槽内填充第一导电类型的第二外延层，所述第二外延层的离子浓度大于所述第一外延层的离子浓度；
在所述第一沟槽内填充第二导电类型的第三外延层；
刻蚀所述第一外延层及所述第三外延层的部分形成第三沟槽，且所述第三沟槽的深度小于所述第一沟槽；
在所述第一外延层上表面形成第四沟槽，所述第四沟槽位于两个所述第三沟槽之间，所述第四沟槽的深度小于所述第一沟槽和所述第二沟槽的深度之和；
通过注入方式在所述第四沟槽的底面形成第二导电类型的注入区；
在所述第四沟槽内填充氧化硅层；
刻蚀所述氧化硅层的部分，使得所述氧化硅层为倒T形；
在所述第三沟槽内填充第一导电类型的第四外延层，所述第四外延层的离子浓度大于所述第一外延层的离子浓度；
在所述第四沟槽的剩余部分填充第一导电类型的第五外延层，所述第五外延层的离子浓度大于所述第一外延层的离子浓度；
通过注入方式在所述第四外延层上表面形成第二导电类型的体区和在所述体区上表面形成第一导电类型的源区，所述第三外延层与所述体区共同包裹所述第四外延层的剩余部分；
在所述第一外延层上表面形成栅极氧化硅层，所述栅极氧化硅层下表面与所述第五外延层连接，所述栅极氧化硅层的一端与所述源区连接；
在所述栅极氧化硅层上表面形成多晶硅层；
在所述第一外延层和所述多晶硅层上方形成介质层；
在所述介质层上方形成第一金属层，所述第一金属层贯穿所述介质层与所述源区连接形成源极；
在所述介质层上方形成第二金属层，所述第二金属层贯穿所述介质层与所述多晶硅层连接形成栅极；
在所述衬底下表面形成第三金属层，所述第三金属层与所述衬底连接形成漏极。
2.根据权利要求1所述的功率器件的制备方法，其特征在于，所述第二沟槽的深度小于所述第一沟槽的深度。
3.根据权利要求1所述的功率器件的制备方法，其特征在于，刻蚀所述第一外延层及所述第三外延层的部分形成第三沟槽，具体包括：刻蚀相邻两个所述第三外延层的部分及其中间部分的所述第一外延层以形成所述第三沟槽。
4.根据权利要求1所述的功率器件的制备方法，其特征在于，所述第四沟槽的深度小于所述第一沟槽的深度。
5.根据权利要求1所述的功率器件的制备方法，其特征在于，所述注入区的离子浓度与所述第三外延层的离子浓度大致相等。
6.根据权利要求1所述的功率器件的制备方法，其特征在于，所述第四外延层的离子浓度与所述第五外延层的离子浓度大致相等。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳市心版图科技有限公司，未经深圳市心版图科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201811065934.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
