[发明专利]半导体衬底浅沟槽制作方法及半导体衬底浅沟槽结构

说明书

本申请涉及半导体器件制造领域，公开了一种半导体衬底浅沟槽制作方法及结构，方法包括：1)提供一半导体衬底，半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义出浅沟槽的形状和位置；2)进行循环刻蚀的主刻蚀步骤，包括通过所述第一刻蚀窗口对所述半导体衬底进行深化刻蚀，以形成在所述半导体衬底内的沟槽结构以及在所述沟槽结构底部的底部刻蚀副产物；3)进行循环刻蚀的底部穿透步骤，包括去除所述底部刻蚀副产物；4)进行循环刻蚀的槽壁保护步骤，包括在所述沟槽结构的侧壁上形成侧壁氧化层；5)循环执行步骤2)至步骤4)，直至所述沟槽结构的深度达到预设深度，以在所述半导体衬底内形成所述浅沟槽。

技术领域

本申请涉及半导体器件制造领域，具体地，涉及一种半导体衬底浅沟槽制作方法及一种半导体衬底浅沟槽结构。

背景技术

半导体集成电路通常包含有源区和位于有源区之间的隔离区，这些隔离区在制造有源器件之前形成。伴随着半导体工艺进入深亚微米时代，半导体器件的有源区隔离层已大多采用浅沟槽隔离(Shallow Trench Isolation，STI)工艺来制作。

随着半导体技术节点以及半导体制造机台的演进及进步，硅片上的器件密度不断增加，关键尺寸不断缩小，为了保证更好的隔离效果，需要制作出更深的浅沟槽，提高浅沟槽的深宽比。请参考图1A、图1B和图1C，由于增加浅沟槽的深度需要长时间的刻蚀，连续性输出的偏压功率会造成浅沟槽开口的扩口现象，并且会降低刻蚀选择比；刻蚀副产物沉积在浅沟槽的底部和开口处会导致刻蚀提前结束，使得浅沟槽深度无法达到目标刻蚀深度；因图形设计的关系，浅沟槽开口关键尺寸大小不同，由于存在微负载效应，会造成刻蚀形成的浅沟槽深度均匀性不一致。

发明内容

本申请的目的是提供一种半导体衬底浅沟槽制作方法及一种半导体衬底浅沟槽结构，该制作方法能够改善浅沟槽开口的扩口现象，使得沟槽深度达到目标刻蚀深度，提高浅沟槽深度的均匀性。

为了实现上述目的，在本申请的第一方面，提供一种半导体衬底浅沟槽制作方法，包括：1)提供一半导体衬底，所述半导体衬底上形成有掩膜层，所述掩膜层具有第一刻蚀窗口，所述第一刻蚀窗口定义出浅沟槽的形状和位置；2)进行循环刻蚀的主刻蚀步骤，包括通过所述第一刻蚀窗口对所述半导体衬底进行深化刻蚀，以形成在所述半导体衬底内的沟槽结构以及在所述沟槽结构底部的底部刻蚀副产物；3)进行循环刻蚀的底部穿透步骤，包括去除所述底部刻蚀副产物；4)进行循环刻蚀的槽壁保护步骤，包括在所述沟槽结构的侧壁上形成侧壁氧化层；5)循环执行步骤2)至步骤4)，直至所述沟槽结构的深度达到预设深度，以在所述半导体衬底内形成所述浅沟槽。

可选地，在步骤1)中，所述半导体衬底上还形成有表面保护层，所述表面保护层位于所述掩膜层与所述半导体衬底之间，所述表面保护层具有对应所述第一刻蚀窗口的第二刻蚀窗口。

可选地，步骤2)中在对所述半导体衬底进行深化刻蚀的同时，在所述掩膜层的表面形成表面刻蚀副产物；步骤3)中在去除所述底部刻蚀副产物的同时，去除所述掩膜层表面的所述表面刻蚀副产物。

可选地，步骤2)中采用脉冲式偏压功率输出模式对所述半导体衬底进行深化刻蚀。

可选地，在步骤2)中，脉冲式偏压功率输出的占空比介于10％～60％。

可选地，步骤2)中采用低频脉冲式偏压功率输出模式对所述半导体衬底进行深化刻蚀，步骤2)中使用的反应仪器的13mHz源功率介于2000W～3000W，2mHz脉冲式偏压功率介于500W～1500W。

可选地，步骤3)中采用脉冲式偏压功率输出模式去除所述底部刻蚀副产物。

可选地，步骤3)中使用的反应仪器的13mHz源功率介于500W～1500W，13mHz脉冲式偏压功率介于100～1000W。

可选地，在步骤3)中，脉冲式偏压功率输出的占空比介于10％～60％。