[发明专利]一种多FPGA的多通道采集系统存储同步方法

说明书

本发明公开了一种多FPGA的多通道采集系统存储同步方法，利用FPGA之间的互联线建立FPGA之间的互联关系，根据触发源选择FPGA主从触发属性，通过主控FPGA同步采集从FPGA写使能、数字触发精准定位，数字触发定位值同步实现多FPGA多通道采集系统下的存储读写同步。

技术领域

本发明属于高速采集系统存储同步技术领域，更为具体地讲，涉及一种多 FPGA的多通道采集系统存储同步方法。

背景技术

多通道同步是多通道采集系统中十分重要的指标。在多通道采集系统，特别是在测试系统中，不仅要求能分析出通道输入信号本身的特性，还需要对通道间的信号进行相关性分析，这就需要对采集系统进行同步。

电子技术日新月异的发展，对采集系统的指标提出了更高的要求。传统的单ADC+单FPGA结构已经远远不能满足高速采集系统采样率的需求，而多 ADC+单FPGA的架构虽然解决了采样率的问题，但往往会导致FPGA内部资源紧张，甚至无法达到FPGA内部的时序要求。出于成本以及灵活性的考虑，多 ADC+多FPGA的架构成为了高速数据采集系统的主流选择。

在采集系统中，模拟信号经ADC量化后传入FPGA进行存储，再进行后续的信号处理。因此，采集系统同步的前提是波形采集以及存储的同步，即ADC 的同步和FPGA内存储的同步。在多ADC+多FPGA框架下，存储的同步由于 FPGA之间互联线的增多却变得十分复杂，随着系统器件的增加，如何实现多 ADC+多FPGA框架下存储的同步成为了高速采集系统的一大难点。

发明内容

本发明的目的在于克服现有技术的不足，提供一种多FPGA的多通道采集系统存储同步方法，实现多ADC+多FPGA架构下的多通道采集系统存储的同步。

为实现上述发明目的，本发明一种多FPGA的多通道采集系统存储同步方法，其特征在于，包括以下步骤：

(1)、多通道采集系统的FIFO写使能同步

主控FPGA在每次采集开始时向N个从FPGA发送数据采集复位信号Data_acqusition_reset，使各个FPGA完成采集系统复位，复位结束后开启FIFO写使能；

(2)、多通道采集系统的触发同步

(2.1)、FPGA的主从触发属性选择

利用FPGA的三态门IOBUF，将主从信号放置在同一FPGA引脚上，再根据触发源的设置，选择FPGA的主从触发属性：当三态门的控制端T为低电平时，FPGA的IO口作为输入口，即FPGA从管脚接收信号，此时FPGA为从触发FPGA；当三态门的控制端T为高电平时，FPGA的IO口状态为输出，即从 FPGA向外部输出信号，此时为FPGA为主触发FPGA；

(2.2)、模拟触发同步

将模拟触发信号输入至主控FPGA，主控FPGA再通过1：N驱动将模拟触发信号驱动为N路的触发信号，并发送给N个从FPGA，作为各自的触发信号；

(2.3)、利用触发点完成并行数据的数字触发

(2.3.1)、设置数字触发的双触发电平TrigerCompareVoltage_min和TrigerCompareVoltage_max，两个电平之间的差值大小代表不同的触发灵敏度；

(2.3.2)、当FIFO存满预触发深度后，开启FIFO的读使能，使各个FIFO 处于边读边写的状态，等待触发信号；

(2.3.3)、确定并行数据的精确触发点