[发明专利]两量子比特逻辑门的处理方法及装置

说明书

本发明提供了一种两量子比特逻辑门的处理方法及装置，其中，该方法包括：根据待处理两量子比特逻辑门包含的特征操作矩阵和两个特征操作比特构建成由第一逻辑门和单量子比特逻辑门组成的线路；其中，所述第一逻辑门为CNOT门；将所述线路中的所述第一逻辑门替换成量子芯片指令集中所支持的等价的逻辑门。通过本发明，解决了相关技术中只有分解单量子比特门的方案的问题，填补了相关技术的空白。

技术领域

本发明涉及量子力学领域，具体而言，涉及一种两量子比特逻辑门的处理方法及装置。

背景技术

量子芯片的指令集是量子芯片或量子比特所支持的量子操作的集合。其中包含量子芯片所支持的两量子比特逻辑门的集合，以及量子比特之间的连接图，图1是相关技术中抽象的4量子比特的连接图，如图1所示，顶点代表量子比特，连线代表两量子比特逻辑门的集合，只有两两连接的量子比特可做两比特的操作。

两量子比特逻辑门是一种在两个量子比特上完成的操作。它通过一个4*4的酉变换矩阵U表示。这个矩阵需要满足满足条件后其中的参数可取任意值。

在实际的量子编程中，对两两相邻的量子比特实施的两量子比特逻辑门是参数化的4*4酉矩阵，其中包括2个量子比特的标号。这意味着，一方面，该两比特逻辑门有可能不属于该量子比特所支持的两量子比特逻辑门类型；另一方面，有可能受到芯片结构限制，参数化的逻辑门不能够被两个量子比特适配而形成两比特门。因此，需要对任意的两量子逻辑门进行转化，转化为该芯片所支持的。

对于不同的量子芯片，支持的两量子比特逻辑门集合可能不同，而且，芯片上比特之间的连接关系也有可能不同。比如，有的芯片采用了环形的设计，如图1所示，芯片里的量子比特，两两连接。有的芯片则采用有向图的形式，一个量子比特可能同时与2个或2个以上的量子比特有连接。所以，量子比特之间的连接关系因芯片的差异有所不同，支持的逻辑门集合也因此有差异。相关技术中只有分解单量子比特门的方案，如美国专利(US20150186587)，没有分解两量子比特门的方案。

针对相关技术中的上述问题，目前尚未存在有效的解决方案。

发明内容

本发明实施例提供了一种两量子比特逻辑门的处理方法及装置，以至少解决相关技术中只有分解单量子比特门的方案的问题。

根据本发明的一个实施例，提供了一种两量子比特逻辑门的处理方法，包括：根据待处理两量子比特逻辑门包含的特征操作矩阵和两个特征操作比特构建成由第一逻辑门和单量子比特逻辑门组成的线路；其中，第一逻辑门为CNOT门；将所述线路中的所述第一逻辑门替换成量子芯片指令集中所支持的等价的逻辑门。

根据本发明的另一个方面，提供了一种两量子比特逻辑门的处理装置，包括：第一处理模块，用于根据待处理两量子比特逻辑门包含的特征操作矩阵和两个特征操作比特构建成由第一逻辑门和单量子比特逻辑门组成的线路；其中，第一逻辑门为CNOT门；第二处理模块，用于将所述线路中的所述第一逻辑门替换成量子芯片指令集中所支持的等价的逻辑门。

根据本发明的又一个实施例，还提供了一种存储介质，所述存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述量子比特逻辑门的处理方法实施例中的步骤。

根据本发明的又一个实施例，还提供了一种电子装置，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述量子比特逻辑门的处理方法实施例中的步骤。