[发明专利]一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机

说明书

本申请实施例中提供了一种连续时间复数带通sigma‑delta模数转换器和蓝牙射频收发机，该模数转换器，包括：第一电路；第二电路；分压电路；分压电路连接在下述的任意一个或多个之间：第一RC有源积分器和第二RC有源积分器之间、第三RC有源积分器和第四RC有源积分器之间、第一RC有源积分器和第三RC有源积分器之间、或者第二RC有源积分器和第四RC有源积分器之间。采用本申请中的方案，在保持原有功耗和量化噪声性能的水平上，显著得减小连续时间复数带通sigma‑delta ADC中需要用到的电阻值，从而减小整体ADC的面积，进一步缩小芯片体积。

技术领域

本申请涉及蓝牙技术领域，尤其涉及一种连续时间复数带通sigma-delta 模数转换器和蓝牙射频收发机。

背景技术

因为高速低功耗等优点，连续时间复数带通sigma-delta ADC(Analog-to-Digital Converter，模数转换器)在蓝牙射频收发机中得到了广泛的应用。在连续时间复数带通sigma-delta ADC中，经常使用线性度较好的RC (电阻电容)有源积分器来做环路滤波器，且需要交叉耦合(cross-couple)电阻做中心频率的搬移来实现复数带通功能，这些电阻在版图上占了ADC相当大的面积。采用现有技术中的方案，在设计更低功耗的连续时间复数带通 sigma-delta ADC时，需要用到更大的电阻，因此占用的ADC版图面积也更大，不利于缩小芯片体积。

发明内容

本申请实施例中提供了一种连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机，用于解决现有技术中的连续时间复数带通sigma-delta模数转换器中电阻占用版图面积较大，不利于缩小芯片体积的技术问题。

根据本申请实施例的第一个方面，提供了一种连续时间复数带通 sigma-delta模数转换器，包括：第一电路，第一电路包括依次连接的第一RC 有源积分器和第二RC有源积分器；第二电路，第二电路包括依次连接的第三RC有源积分器和第四RC有源积分器；分压电路，分压电路包括：正输入端和负输入端；第一电阻和第二电阻，依次串联在正输入端和负输入端之间；第三电阻，一端连接至第一电阻和第二电阻之间，另一端作为输出端；分压电路连接在下述的任意一个或多个之间：第一RC有源积分器和第二RC有源积分器之间、第三RC有源积分器和第四RC有源积分器之间、第一RC有源积分器和第三RC有源积分器之间、或者第二RC有源积分器和第四RC有源积分器之间。

根据本申请实施例的第二个方面，提供了一种蓝牙射频收发机，包括：如本申请实施例第一个方面中的连续时间复数带通sigma-delta模数转换器；第一可编程增益放大器PGA，连接至模数转换器的第一RC有源积分器；第二PGA，连接至模数转换器中的第三RC有源积分器。

采用本申请实施例中提供的连续时间复数带通sigma-delta模数转换器和蓝牙射频收发机，通过全差分运放的共模反馈电阻分压，减小连续时间复数带通sigma-deltaADC中各积分器输入电阻和/或IQ交叉电阻的阻值；可以在保持原有功耗和量化噪声性能的水平上，显著得减小连续时间复数带通sigma-delta ADC中需要用到的电阻值，从而减小ADC的面积，进一步缩小芯片体积。

附图说明

此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1示出了现有技术中的分压电路的原理图；

图2示出了本申请实施例一中的分压电路的原理图；

图3示出了根据本申请实施例二的连续时间复数带通sigma-delta模数转换器的电路连接示意图；

图4示出了根据本申请实施例三的蓝牙射频收发机的电路连接示意图。

具体实施方式