[发明专利]阵列基板及其制作方法

说明书

本申请提出了一种阵列基板及其制作方法，所述制作方法为通过对所述有源层进行一次离子掺杂，利用特定工艺使经过掺杂的所述有源层形成第一掺杂区和第二掺杂区。本申请通过在现有工艺以及未增加光罩的基础上，在AMOLED中增加PMOS的LDD结构，有效的降低了面板阵列制造过程中的周期，节省了制作成本。

技术领域

本申请涉及显示领域，特别涉及一种阵列基板及其制作方法。

背景技术

低温多晶硅(Low temperature poly-silicon，LTPS)，由于其具有高的电子迁移率，可以有效的减小薄膜晶体管(Thin Film Transistor，TFT)的器件的面积，进而提升像素的开口率，增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。

在传统LTPS LCD中，常常采用互补金属氧化物半导体(CMOS)器件来组成面板驱动电路的基本单元；而为了平衡NMOS和PMOS的器件特性，往往只在NMOS器件中制作低掺杂漏区(Lightly Doped Drain，LDD)结构。现有技术中，AMOLED常采用PMOS结构，像素采用补偿Vth的PMOS器件结构，结构复杂，对漏电流要求更高；故而，若能在节省结构复杂程度的基础上，增加PMOS的LDD结构，对AMOLED光学性能具有较大的提升。

但是LTPS工艺复杂，在阵列工艺中，基板阵列成膜的的层别较多，需要较多的光罩数量。而在AMOLED中增加PMOS的LDD结构，将导致增加更多的光罩数量，使得产品制作产能时间增长，增加了光照成本以及运营成本。

发明内容

本申请提供一种阵列基板及其制作方法，以解决在AMOLED中增加PMOS的LDD结构工艺复杂的技术问题。

为解决上述问题，本申请提供的技术方案如下：

本申请提供一种阵列基板的制作方法，包括步骤：

S101、提供一基板；

S102、在所述基板上依次形成缓冲层、有源层、第一绝缘层、第一金属层、第二绝缘层、第二金属层以及第三绝缘层，

其中，所述第二金属层的面积大于所述第一金属层的面积；

S103、对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区，利用预定工艺对所述第一掺杂区进行处理，使部分所述有源层形成第二掺杂区；

S104、在所述第三绝缘层上形成源漏极。

在本申请的制作方法中，所述S103包括步骤：

S10311、利用第二金属层和第一金属层作为隔档层，对部分所述有源层进行离子掺杂，使部分所述有源层形成第一掺杂区；

S10312、利用预定工艺对所述第一掺杂区进行处理，使所述第一掺杂区的部分离子向所述第一掺杂区的四周扩散，使部分所述有源层形成第二掺杂区，

其中，所述第一掺杂区的离子浓度大于所述第二掺杂区的离子浓度。

在本申请制作方法中，所述第二掺杂区包围所述第一掺杂区。

在本申请的制作方法中，所述第二掺杂区的面积大于或等于所述第二金属层的面积与所述第一金属层的面积的差值。

根据本申请一优选实施例，所述S103包括步骤：

S10321、在所述第三绝缘层上形成过孔，

其中，所述过孔贯穿所述第三绝缘层、第二绝缘层以及部分第一绝缘层，使部分所述有源层在所述过孔处裸露；

S10322、对所述有源层裸露的部分进行离子掺杂，以使部分所述有源层形成所述第一掺杂区；