[发明专利]半导体测试结构、制造方法及方块电阻测量方法

权利要求书

1.一种半导体测试结构，其特征在于，包括：

衬底；

位于所述衬底内的第一掺杂层和第二掺杂层，所述第一掺杂层位于所述第二掺杂层内，所述衬底除所述第一掺杂层和第二掺杂层之外的区域形成第三掺杂层，其中，所述第一掺杂层与所述第三掺杂层的导电类型相同，所述第二掺杂层与所述第三掺杂层的导电类型相反；

基于所述衬底制作形成的第一电极和第二电极，所述第一电极从所述衬底一侧延伸至所述衬底内部未与所述第一掺杂层和第二掺杂层接触；所述第二电极从所述第一掺杂层的一侧延伸至所述第二掺杂层，所述第二掺杂层位于所述第一掺杂层和第三掺杂层之间的区域表面形成位于第一电极和第二电极之间的沟道区；

第三电极，所述第三电极设置在所述第一电极和第二电极之间覆盖于所述沟道区之上。

2.根据权利要求1所述的半导体测试结构，其特征在于，该半导体测试结构还包括：基于所述衬底制作于所述第三电极与所述衬底之间的第一绝缘层。

3.根据权利要求1所述的半导体测试结构，其特征在于，该半导体测试结构还包括：

基于所述衬底制作并覆盖于该衬底、所述第一掺杂层、第二掺杂层以及第三电极之上的第二绝缘层。

4.根据权利要求1至3任意一项所述的半导体测试结构，其特征在于，所述衬底与所述第一电极接触的位置处掺杂有N型杂质或P型杂质，形成第一重掺杂区。

5.根据权利要求4所述的半导体测试结构，其特征在于，所述第三电极向靠近所述第一电极的方向延伸至所述第一重掺杂区的上方与该第一重掺杂区部分重叠。

6.根据权利要求1至3任意一项所述的半导体测试结构，其特征在于，所述第一掺杂层与所述第二电极接触的位置处掺杂有N型杂质或P型杂质，形成第二重掺杂区。

7.根据权利要求1所述的半导体测试结构，其特征在于，所述第一掺杂层掺杂有N型杂质，所述第二掺杂层掺杂有P型杂质，所述第三掺杂层掺杂有N型杂质。

8.一种半导体测试结构的制造方法，其特征在于，包括：

提供一掺杂的衬底；从所述衬底的一侧向该衬底进行掺杂处理形成位于该衬底内的第二掺杂层、以及向该第二掺杂层进行再次掺杂形成位于该第二掺杂层内的第一掺杂层，使衬底除第一掺杂层和第二掺杂层之外的部分形成第三掺杂层；

在所述衬底一侧制作位于所述第一掺杂层和第二掺杂层之外的第一电极槽，以及从所述第一掺杂层的一侧制作延伸至所述第二掺杂层的第二电极槽；

分别在所述第一电极槽以及第二电极槽内填充电极材料，形成第一电极和第二电极；所述第一电极延伸至所述衬底内部未与所述第一掺杂层和第二掺杂层接触，所述第二电极从所述第一掺杂层的一侧延伸至所述第二掺杂层；所述第二掺杂层位于所述第一掺杂层和第三掺杂层之间的区域表面形成位于第一电极和第二电极之间的沟道区；及

在所述第一电极和第二电极之间制作第三电极，所述第三电极设置在所述第一电极和第二电极之间覆盖于所述沟道区之上。

9.根据权利要求8所述的半导体测试结构的制造方法，其特征在于，在所述第一电极和第二电极之间制作第三电极的步骤之前，该制造方法还包括：

基于所述衬底与所述沟道区对应的位置制作绝缘材料，形成第一绝缘层；在所述第一电极和第二电极之间制作第三电极的步骤包括：在所述第一绝缘层远离所述衬底一侧制作所述第三电极。

10.根据权利要求9所述的半导体测试结构的制造方法，其特征在于，该制造方法还包括：

基于所述衬底制作并覆盖于该衬底、所述第一掺杂层、第二掺杂层以及第三电极之上的绝缘材料，形成第二绝缘层。

11.一种方块电阻测量方法，其特征在于，应用于权利要求1至7任意一项所述的半导体测试结构，该测量方法包括：

将所述第一电极、第二电极与测试电流源连接，所述第三电极与偏置电流源连接，所述衬底与所述第二电极短接；

测量所述第一电极和第三电极之间的第一电压，以及所述第二电极和第三电极之间的第二电压；

根据所述第一电压、第二电压、计算得到所述第一掺杂层的方块电阻，其中，通过如下公式计算所述第一掺杂层的方块电阻：

式中，R_sh为所述第一掺杂层的方块电阻，I_force为所述测试电流源所产生的测试电流，V(S1,S2)为所述第一电压，V(S2,S3)为所述第二电压，n(S1,S2)为所述第一电极与所述第二电极之间方块电阻的数量，n(S2,S3)为所述第二电极与所述第三电极之间方块电阻的数量。