[发明专利]深硅刻蚀方法、深硅槽结构及半导体器件

说明书

本发明公开了一种深硅刻蚀方法、深硅槽结极及半导体器件。该方法包括：步骤1、向反应腔室内输入沉积气体，启辉进行沉积；步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P_起始对基片进行刻蚀，在刻蚀时间t_起始后停止通入刻蚀气体；步骤3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤2，其中，在循环次数达到初始循环次数之后，在执行所述步骤2时，增大下电极功率，和/或增大刻蚀时间。本发明通过在沉积步和刻蚀步的循环执行过程中，在刻蚀步中电极功率的递进和/或单步刻蚀时间的递进，能够制造出高深宽比和高垂直度的深硅槽结构，采用该结构的沟槽器件具有更好器件性能的潜在可能。

技术领域

本发明涉及半导体集成电路制造领域，具体地，涉及一种深硅刻蚀方法、深硅槽结构及半导体器件。

背景技术

半导体分立器件正在经历从传统的平面栅向沟槽栅发展的变革，如氮化镓高电子迁移晶体管(GaN HEMT)微波功率器件使用沟槽栅可以抑制器件的短沟道效应，又如氮化硅(SiC)结型场效应晶体管中引入沟槽栅可以解决平面栅中沟道电子散射引起的迁移率降低问题，再如硅绝缘栅双极型晶体管(IGBT)器件中引入超级结由于掺杂浓度高可以有效降低导通电阻，由于耗尽区短可以提升开关速率。并且，由于横向结构超级结驱动电流小，市场主流产品采用垂直超级结，工艺技术则由多次外延工艺向深沟槽工艺发展。

而对于原本就需要沟槽刻蚀的分立器件，也在向高深宽比和高垂直度方向发展，如传统硅电容器件中，沟槽越深则能更加有效地利用器件空间，提升电容值；垂直度越高，则实际器件与理论模型之间就越相符，能更好地满足设计需要。因此，半导体分立器件的发展对深硅刻蚀提出了越来越高的要求。

由于深沟槽具有较大的深宽比和较高的垂直度，传统的湿法刻蚀很难完成，必须采用干法刻蚀的方法获得。干法刻蚀是一种基于低温等离子体的技术，其使用离化后的气体与待刻蚀材料经过物理轰击和化学反应而达到刻蚀的目的。由于等离子体具有一定的平均自由程，深度越深则刻蚀越难进行，最终往往形成V字形形貌。因此，通过刻蚀机硬件的改进和工艺配方的优化，获得高深宽比和高垂直度的深硅槽结构一直是工业界努力的方向。

传统的深硅刻蚀(BOSCH)工艺，采用沉积和刻蚀交替进行的方案，由于等离子体具有一定的平均自由程，深度越深则刻蚀越难进行，最终往往形成V字形形貌，即刻蚀出的深硅槽底部开口将明显缩小，图1a示出深硅槽顶部样貌，图1b示出深硅槽底部样貌。并且，该方案并不适用于深度大于100微米、深宽比大于65和侧壁垂直度达到90°±1°的深硅槽刻蚀，不能实现较高的垂直度和较高的深宽比。

公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。

发明内容

为了解决现有技术中的上述技术问题，本发明提出了一种深硅刻蚀方法、深硅槽结构及包含该深硅槽结构的半导体器件，该方法所刻蚀的深硅槽结构具有高垂直度以及高深宽比。

根据本发明的一方面，提了一种深硅刻蚀方法，包括：

步骤1、向反应腔室内输入沉积气体，启辉进行沉积；

步骤2、停止输入沉积气体，开始通入刻蚀气体，以电极功率P_起始对基片进行刻蚀，在刻蚀时间t_起始后停止通入刻蚀气体；

步骤3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤2，其中，在循环次数达到设定初始循环次数之后，在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大，和/或将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大。