[发明专利]一种高效的LTE系统中降采样处理方法

说明书

一种高效的LTE系统中降采样处理方法，降采样过程中抗混叠滤波器采用基于栅格结构单元的波形数字算法，抗混叠滤波器结构如下，包括上支路和下支路，上支路上串联连接有一个第一单元和多个第二单元，下支路串联连接多个第二单元，上支路和下支路通过加法器连接并输出,栅格结构单元分别包括第一输入端、第二输入端以及经过栅格化处理后的第一输出端、第二输出端。本发明具有过渡带窄、带内近似线性相位、系统稳定度高、受滤波器系数变化影响小以及计算效率高等优势。

技术领域

本发明涉及一种LTE系统中降采样的处理方法。

背景技术

在LTE系统中，经常需要将高倍采样的信号进行降采样处理，信号的降采样可以从时域和频域分开来看。

在时域信号被抽取，若设输入序列为,则输出的序列为：,经过抽取器后，序列中只有那些位于M整数倍时间点上的值被保留下来，序列长度为变为原来的 ；

在频域信号被压缩，抽取后的频域表达式为：

若原始序列不是带限信号，则抽取后信号频谱会发生混叠，造成信息损失，不能恢复原始序列。所以在抽取前必须进行低通滤波，以防止混叠的发生。

低通滤波的设计需要兼顾的因素：滤波器本身的性能，包括带外抑制需要足够高，防止相邻信道的干扰，并且保证带内质量，不能对信号有明显的损伤；滤波器本身的复杂度和稳定性。

将高倍采样的信号进行降采样处理，可以降低运算量和系统复杂度。比如在做同步的时候SCH只占了中间的6个RB，而信号带宽可能为20MHz。对于同步信道而言，3GPP规定在同步信号SCH和PDSCH之间有5个子载波，可以利用这5个子载波作为抗混叠滤波器的过渡带，相对而言过渡带比较窄，需要兼顾信道的噪声、镜像干扰以及多径分量。

因此如果采用线性相位的FIR设计多速率滤波器，实现时都需要非常高的阶数，复杂度非常高。通常采用IIR滤波器的设计方法实现多速率滤波，但是由于常用的IIR滤波器固有的不稳定、带内相位非线性和受滤波器系数量化误差影响比较大等特点，限制了多速率滤波的性能。

发明内容

为了克服现有技术中传统IIR滤波器和FIR滤波器的不足，本发明提供一种LTE系统中系统稳定度高、计算效率高的波形数字算法的降采样处理方法。

本发明通过以下技术方案来实现：

一种高效的LTE系统中降采样处理方法，降采样过程中抗混叠滤波器采用基于栅格结构单元的波形数字算法；

所述抗混叠滤波器结构如下，包括上支路和下支路，上支路上串联连接有一个第一单元和多个第二单元，下支路串联连接多个第二单元，上支路和下支路通过加法器连接并输出；

所述栅格结构单元分别包括第一输入端、第二输入端以及经过栅格化处理后的第一输出端、第二输出端；

所述第一单元，包括一个栅格结构单元，栅格结构单元的第一输入端连接信号输入，栅格结构单元的第一输出端经过延时器后作为该栅格结构单元的第二输入端，栅格结构单元的第二输出端串联连接下一单元；

所述第二单元，包括两个栅格结构单元，第一栅格结构单元的第一输入端连接前一单元或信号输入，第一栅格结构单元的第一输出端经过延时器后作为第二栅格结构单元的第一输入端，第二栅格结构单元的第一输出端经过延时器后作为第二栅格结构单元的第二输入端，第二栅格结构单元的第二输出端作为第一栅格结构单元的第二输入端，第一栅格结构单元的第二输出端串联连接下一单元；

上支路上第二单元的个数为，下支路上第二单元的个数为 ，N为奇数阶。

作为优选，所述的栅格结构单元第一输出端、第二输出端的传输函数分别为，，，其中

；