[发明专利]微控制器及其控制方法

说明书

本公开涉及微控制器及其控制方法。为了提供抑制调试期间功耗增加的微控制器，根据本发明的微控制器包括第一信号处理电路、以与第一信号处理电路相同的方式执行信号处理的第二信号处理电路、将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较并在检测到错误时输出错误信号的比较电路、接收用于抑制第二信号处理电路的操作和比较电路的操作的抑制信号的抑制信号输入单元、接收来自抑制信号输入单元的抑制信号并抑制第二信号处理电路的操作和比较电路的操作的抑制电路、以及当第二信号处理电路的操作和比较电路的操作被抑制时输出伪错误信号代替错误信号的伪错误信号输出电路。

相关申请的交叉引用

于2017年9月26日提交的日本专利申请No.2017-184355的公开内容(包括说明书、附图和摘要)通过引用整体并入本文中。

技术领域

本发明涉及微控制器及其控制方法。

背景技术

在用于需要高可靠性的领域中(例如，用于汽车用途)的产品中的半导体器件中，一部分电路会被复制以提高冗余性，从而在一些情况下提高可靠性。采用电路的复制的示例包括微控制器产品，其中半导体器件的CPU(中央处理单元)被复制并且其采用双核锁步(lock-step)法。在双核锁步法中，看起来像单个核但实际上为两个的两个核通过锁步机制链接，并且在确认两个核输出相同结果之后执行操作。通过以这种方式在确认从两个核输出的结果时进行操作，双核锁步法提高了半导体器件的操作可靠性。

日本未经审查的专利申请公开No.2008-518338描述了包括至少两个实现单元的计算机系统中的切换设备。该切换设备设置有开关。开关被配置为使得这些实现单元在至少两种驱动模式之间切换。在这种情况下，第一驱动模式对应于比较模式，并且第二驱动模式对应于执行模式。切换设备设置有中断控制器，并进一步设置有至少三个存储器区域。在这种情况下，对存储器区域的访问被配置为使得：使得第一存储器区域与至少一个第一实现单元相关联，第二存储器区域与至少一个第二实现单元相关联，以及至少一个第三存储器区域与该至少两个实现单元相关联。

发明内容

在包括复制的电路的半导体器件中，最大功耗可能随着复制的电路的功耗的增加而增加。在作为半导体器件之一的微控制器的情况下，功耗例如在所有CPU核以高负载操作并且调试被执行时变得最大。因此，如果重复的是在执行调试时操作的电路，则与相关领域的功耗相比，功耗增加。

但是，在许多情况下，调试在开发阶段执行。当用于大规模产品的外围电路的设计或热设计被执行为适应调试期间的最大功耗时，部件成本、空间等可能变得过大。

根据本说明书的描述和附图，其它目的和新特征将是清楚的。

根据实施例，一种微控制器包括：第一信号处理电路；第二信号处理电路，以与第一信号处理电路相同的方式执行信号处理；比较电路，将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较，并当检测到错误时输出错误信号；抑制信号输入单元，其接收用于抑制第二信号处理电路的操作和比较电路的操作的抑制信号；抑制电路，其接收来自抑制信号输入单元的抑制信号，并抑制第二信号处理电路的操作和比较电路的操作；以及伪错误信号输出电路，当第二信号处理电路的操作和比较电路的操作被抑制时，该伪错误信号输出电路输出伪错误信号来代替错误信号。

根据实施例，一种微控制器的控制方法，该微控制器包括第一信号处理电路、以与第一信号处理电路相同的方式执行信号处理的第二信号处理电路、以及将第一信号处理电路的处理结果与第二信号处理电路的处理结果相互比较并且当检测到错误时输出错误信号的比较电路，该方法包括：接收调试开始信号；响应于调试开始信号，抑制第二信号处理电路的操作和比较电路的操作；以及在第二信号处理电路的操作和比较电路的操作被抑制之后，输出伪错误信号来代替错误信号。

根据前述实施例，能够提供抑制调试期间的功耗的增加的微控制器。

附图说明