[发明专利]一种多核DSP平台算法开发方法及装置在审
申请号: | 201811092583.X | 申请日: | 2018-09-19 |
公开(公告)号: | CN109190281A | 公开(公告)日: | 2019-01-11 |
发明(设计)人: | 陈川洋;刘春;刘泽;杨小苗 | 申请(专利权)人: | 北京润科通用技术有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京集佳知识产权代理有限公司 11227 | 代理人: | 王宝筠 |
地址: | 100192 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多核DSP 算法 可执行文件 工程代码 算法开发 下载 编译 非易失性存储单元 算法仿真平台 框架代码 驱动代码 生成算法 硬件平台 预先存储 自动生成 迭代 核算 开发 部署 | ||
本发明公开了一种多核DSP平台算法开发方法及装置,该方法包括,根据用户在算法仿真平台上对多核DSP的第一算法搭建,得到N个核算法模块;生成算法代码和驱动代码,并集成到预先存储的框架代码中,得到工程代码;对工程代码进行编译,得到N个可执行文件;将可执行文件下载至多核DSP的非易失性存储单元中。相对于现有技术,在多核DSP平台算法的开发和部署过程中,实现了代码的自动生成、编译和下载,极大的降低了算法人员的开发难度,增加了硬件平台上算法的迭代速度。
技术领域
本发明涉及嵌入式系统技术领域,特别是涉及一种多核DSP平台算法开发方法及装置。
背景技术
现有的多核DSP(Digital Signal Processing,数字信号处理)的平台算法开发,常用的方式是在算法仿真平台上面进行算法的搭建和仿真;搭建完毕之后,在IDE环境(Integrated Development Environment,集成开发环境)下使用C/C++代码进行算法的代码实现,并最终使用IDE环境进行编译和下载。
发明人对现有技术的研究过程中发现,在平台算法的开发过程中,算法平台的搭建和IDE环境的代码实现都由用户手动实现,导致对多核DSP平台的开发速度慢,效率低。
发明内容
为解决上述技术问题,本发明实施例提供了一种多核DSP平台算法开发方法及装置,技术方案如下:
一种多核DSP平台算法开发方法,包括:
根据用户在算法仿真平台上对所述多核DSP的第一算法搭建,得到N个核算法模块,N为正整数,不同的所述核算法模块之间通过IPC通信模块进行通信,所述核算法模块中集成有驱动模块;
生成算法代码和驱动代码,并集成到预先存储的框架代码中,得到工程代码,所述算法代码与所述N个核算法模块中的算法相对应,所述驱动代码与所述驱动模块相对应;
对所述工程代码进行编译,得到N个可执行文件,所述可执行文件与所述核算法模块一一对应;
将所述可执行文件下载至所述多核DSP的非易失性存储单元中。
优选地,将所述可执行文件下载至所述多核DSP的非易失性存储单元中之前,还包括:
将所述可执行文件下载至所述多核DSP的随机访问存储单元中;
使用相同的数据源,获得所述算法在所述算法仿真平台的仿真结果和所述多核DSP中的运行结果;
判断所述仿真结果与所述运行结果是否相同;
若是,将所述可执行文件下载至所述多核DSP的非易失性存储单元中。
优选地,当所述仿真结果与所述运行结果相同时,将所述可执行文件下载至所述多核DSP的非易失性存储单元中之前,还包括:
获取所述多核DSP的运行时间;
判断所述运行时间是否在预设时间范围内;
若是,将所述可执行文件下载至所述多核DSP的非易失性存储单元中。
优选地,当所述仿真结果与所述运行结果不相同或当所述运行时间不在所述预设时间范围内时,还包括:
根据用户在所述算法仿真平台上对所述多核DSP的第二算法搭建,得到更新后的N个核算法模块,并以更新后的N个核算法模块代替所述N个核算法模块。
优选地,生成算法代码和驱动代码,并集成到预先存储的框架代码中,得到工程代码,包括:
调用所述算法仿真平台的代码生成工具,生成所述算法代码;
生成所述驱动代码,并将所述驱动代码集成到所述框架代码中;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京润科通用技术有限公司,未经北京润科通用技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811092583.X/2.html,转载请声明来源钻瓜专利网。