[发明专利]一种模数转换器及模数转换方法

权利要求书

1.一种模数转换器ADC，其特征在于，包括：

时钟生成器，包括M个传输门，所述M个传输门用于接收周期性的第一时钟信号，并分别对所述第一时钟信号进行选通控制，生成M个第二时钟信号，其中，M为大于等于2的整数；

M个ADC通道，用于接收一个模拟信号，并分别在所述M个第二时钟信号的控制下，对所述模拟信号进行采样以及模数转换，得到M个数字信号，其中每个ADC通道分别对应所述M个第二时钟信号中的一个时钟信号；

加法器，用于在数字域对所述M个数字信号相加，得到一个数字输出信号。

2.如权利要求1所述的模数转换器，其特征在于，所述M个第二时钟信号各自的相位构成公差为2π/M的等差数列，2π表示所述M个第二时钟信号的周期。

3.如权利要求1或2所述的模数转换器，其特征在于，所述M个ADC通道中的任一ADC通道包括串联的采样保持电路和模数转换电路，其中，所述采样保持电路用于接收所述模拟信号，并在所述M个第二时钟信号中的一个时钟信号的控制下，对所述模拟信号进行采样，得到第一采样信号，所述第一模数转换电路用于在所述一个时钟信号的控制下对所述第一采样信号进行模数转换，得到一个数字信号。

4.如权利要求1至3任一所述的模数转换器，其特征在于，所述M个传输门中包括至少一个互补金属氧化物半导体CMOS传输门，P型金属氧化物半导体PMOS传输门或者N型金属氧化物半导体NMOS传输门。

5.如权利要求4所述的模数转换器，其特征在于，所述至少一个CMOS传输门包括：PMOS管以及NMOS管，其中：

所述PMOS管的源极与所述NMOS的漏极以及所述至少一个CMOS传输门的信号输入端连结于一点，所述PMOS管的漏极与所述NMOS管的源极以及所述至少一个CMOS传输门的信号输出端连结于一点，或者，所述PMOS管的源极与所述NMOS的源极以及所述至少一个CMOS传输门的信号输入端连结于一点，所述PMOS管的漏极与所述NMOS管的漏极以及所述至少一个CMOS传输门的信号输出端连结于一点；

所述信号输入端用于接收所述第一时钟信号，所述PMOS管的栅极和所述NMOS管的栅极分别作为所述至少一个CMOS传输门控制端；

其中，所述控制信号为外部逻辑电路生成，或者由所述第一时钟信号通过逻辑运算得到。

6.如权利要求4或5所述的模数转换器，其特征在于，所述PMOS管的栅极具体用于接收所述控制信号，所述NMOS管的栅极具体用于接收所述控制信号的反相信号，以控制所述至少一个CMOS传输门的导通，从而实现对所述第一时钟信号的选通控制。

7.如权利要求1至6任一所述的模数转换器，其特征在于，所述模数转换器还包括：振荡器，用于生成所述第一时钟信号。

8.如权利要求1至6任一所述的模数转换器，其特征在于，所述第一时钟信号为独立于所述ADC的系统时钟信号。

9.如权利要求1至8任一所述的模数转换器，其特征在于，所述时钟生成器还包括缓冲器，用于接收所述第一时钟信号并增强所述第一时钟信号的驱动能力，以及将驱动能力增强后的所述第一时钟信号分别传输给所述M个传输门。