[发明专利]一种视频处理方法和系统

说明书

本申请实施例公开了一种视频处理方法和系统，通过处理器单元和FPGA的合作，实现软硬件协同高效的完成视频数据处理。其中，处理器单元对视频数据进行处理量较小预处理得到预处理数据，并向现场可编程门阵列FPGA发送所述预处理数据；所述FPGA对所述预处理数据进行处理量较大的视频算法加速处理得到处理后的视频数据，并向所述处理器单元返回所述处理后的视频数据；所述处理器单元输出所述处理后的视频数据以供显示。由于FPGA本身具有高效的并行处理能力，故这种与处理器单元的协同处理方式能够各取所长，显著提高了对视频数据处理的性能和效率。

技术领域

本申请涉及数据处理领域，特别是涉及一种视频处理方法和系统。

背景技术

随着当代科学技术的不断发展，视频处理系统性能也在不断提升。计算机设备的计算能力及存储性能的提高极大的推动了视频处理系统的发展。

但是，互联网及直播行业的迅速发展也导致对视频处理系统的性能要求不断提升。目前视频图像处理技术主要利用中央处理器(Central Processing Unit，CPU)或者数字信号处理(Digital Signal Processing，DSP)专用芯片来做实时视频图像处理，CPU本质上是顺序执行指令，不能实现并行处理，故实时性很差，而DSP专用芯片可以实现一定的并行处理和复杂算法，但无法实现一些更为复杂的逻辑运算和高速处理。

可见，目前这种通过CPU或DSP芯片对视频进行处理的方式已经难以满足当前的视频处理需求。

发明内容

为了解决上述技术问题，本申请提供了一种视频处理方法和系统，通过FPGA与处理器单元的协同处理方式能够各取所长，显著提高了对视频数据处理的性能和效率。

本申请实施例公开了如下技术方案：

第一方面，本申请实施例提供了一种视频处理方法，所述方法包括：

处理器单元对视频数据进行预处理得到预处理数据，并向现场可编程门阵列FPGA发送所述预处理数据；

所述FPGA对所述预处理数据进行视频算法加速处理得到处理后的视频数据，并向所述处理器单元返回所述处理后的视频数据；

所述处理器单元输出所述处理后的视频数据以供显示。

可选的，所述处理器单元包括缓存模块，所述方法还包括：

所述缓存模块缓存所述预处理数据，以及缓存所述FPGA返回的所述处理后的视频数据。

可选的，所述FPGA包括存储模块，所述方法还包括：

所述存储模块存储所述处理器单元发送的所述预处理数据，以及存储所述处理后的视频数据。

可选的，所述处理器单元和所述FPGA之间通过高速总线进行数据交互。

可选的，所述预处理包括边缘检测、视频特征提取和视频格式转换中的任意一种或多种的组合；

所述FPGA对所述预处理数据进行视频算法加速处理得到处理后的视频数据，包括：

所述FPGA根据所编写的算法对所述预处理数据进行视频算法加速处理得到处理后的视频数据；其中，所述算法包括滤波算法、编解码算法、视频格式转换算法中任意一种或多种的组合。

第二方面，本申请实施例提供了一种视频处理系统，所述系统包括处理器单元和现场可编程门阵列FPGA：

处理器单元用于对视频数据进行预处理得到预处理数据，并向FPGA发送所述预处理数据；

所述FPGA用于对所述预处理数据进行视频算法加速处理得到处理后的视频数据，并向所述处理器单元返回所述处理后的视频数据；