[发明专利]一种在集成电路中集成复合型多晶硅电阻的方法

说明书

本发明涉及一种在集成电路中集成复合型多晶硅电阻的方法，通过在器件场氧化层上方生长的多晶硅层进行超高阻离子注入获得超高阻多晶硅电阻，在超高阻多晶硅电阻内再次进行高阻离子注入获得高阻多晶硅电阻，在超高阻多晶硅电阻内通过炉管扩散掺杂离子获得低阻多晶硅电阻，并在最后通过离子注入形成源极和漏极的同时，也注入在局部超高阻多晶硅电阻内，形成中阻多晶硅电阻，获得四种不同阻值的多晶硅电阻，从而极大便利了电路设计工程师的设计，大幅提升低阻值电阻器的电阻精度，缩减超高阻电阻器的芯片占用面积，降低芯片制作成本。

技术领域

本发明属于半导体集成电路技术领域，尤其涉及一种在集成电路中集成复合型多晶硅电阻的方法。

背景技术

电阻在电子产品中是最常用的器件之一，电阻可以在电路中用作分压器、分流器和负载电阻。电阻与电容器一起可以组成滤波器及延时电路；在电源电路或控制电路中用作取样电阻，在半导体管电路中用作偏置电阻确定工作点；使用特殊性质的电阻如压敏电阻、热敏电阻实现防浪涌电压、抑制冲击电流，实现过温保护等。

多晶硅电阻相比较扩散电阻具有极好的温度稳定性，在集成电路中被广泛采用。通用的多晶硅电阻的方块电阻的阻值通常在千欧级别，常见在1000-5000Ω/□之间。现在芯片代工厂能够提供的多晶硅电阻的方块电阻的阻值单一，使得在设计电阻值大的电阻器的时候所需的电阻条的长度较长，将占用极大的芯片面积，大幅提升芯片的制造成本；而在设计电阻值很小的电阻器的时候，所需的电阻条的长度又太短，电阻精度误差极大，不能达到电路的精度要求。

发明内容

本发明提供一种在集成电路中集成复合型多晶硅电阻的方法，在集成电路中同时制作多种阻值量级的多晶硅电阻，使得在设计电阻器时可以根据电阻器的阻值选择不同量级的多晶硅电阻，提高电阻器的电阻精度，减小芯片面积，节省器件制造成本。

本发明在集成电路中集成复合型多晶硅电阻的方法通过如下技术方案来实现，包括：

提供第一导电类型的衬底；

在所述衬底上制作完成器件层；

在所述器件层之上生长场氧化层；

在所述场氧化层之上生长无掺杂的多晶硅层；

对所述多晶硅层进行多次离子掺杂分别形成多个不同阻值的多晶硅电阻。

进一步的，对所述多晶硅层进行多次离子掺杂分别形成多个不同阻值的多晶硅电阻具体包括：

对所述多晶硅层进行超高阻离子注入；

在所述多晶硅层的部分上表面覆盖光刻胶，在未覆盖光刻胶的所述多晶硅层的第一区域进行高阻离子注入，所述高阻离子注入的浓度高于所述超高阻离子注入的浓度；

在所述多晶硅层上表面生长保护氧化层；

对所述保护氧化层进行刻蚀，以暴露所述多晶硅层的第二区域，所述第二区域与所述第一区域不重叠；

对所述第二区域进行炉管扩散掺杂，所述炉管扩散掺杂浓度高于所述高阻离子注入的浓度；

去除剩余的所述保护氧化层；

对所述多晶硅层进行光刻及刻蚀，将所述第一区域、所述第二区域进行分割分别形成高阻多晶硅电阻以及低阻多晶硅电阻，将除所述第一区域和所述第二区域的其它区域进行分割分别形成第三区域和第四区域的超高阻多晶硅电阻；

对所述第三区域的超高阻多晶硅电阻进行源极及漏极的光刻和注入，形成中阻多晶硅电阻。

本发明技术方案通过在器件场氧化层同时制作多种阻值量级的多晶硅电阻，使得在设计电阻器时可以根据电阻器的阻值选择不同量级的多晶硅电阻，提高电阻器的电阻精度，减小芯片面积，节省器件制造成本。