[发明专利]一种矩阵卷积计算装置及矩阵卷积计算方法

权利要求书

1.一种基于FPGA实现的矩阵卷积计算装置，输入矩阵为M*N矩阵，卷积器矩阵为m*n矩阵，M、N、m以及n均为正整数，m小于或者等于M，n小于或者等于N；其特征在于，所述卷积计算装置包括：m*n个寄存器、m*n个乘法器、一个加法树和（m-1）个存储器；

所述m*n个乘法器的输出端连接至所述加法树的输入端；

所述m*n个乘法器中任意一个乘法器的输入为卷积器矩阵中的元素和所述寄存器中存储的值；所述m*n个乘法器体现为m组乘法器，一组乘法器包含n个乘法器；所述m*n个寄存器体现为m组寄存器，每一组寄存器包含n个寄存器；所述m*n个寄存器和所述m*n个乘法器一一对应；

所述m组乘法器中的第i组乘法器对应的n个寄存器中，与所述第i组乘法器对应的n个寄存器中的第一个寄存器对应的卷积器矩阵中的元素为：所述卷积器中第（i-1）行，第（n-1）列的元素、与所述第i组乘法器对应的n个寄存器中的第p个寄存器对应的卷积器矩阵中的元素为：所述卷积器中第（i-1）行，第（n-p）列的元素;其中，所述p为大于等于2小于等于n的整数，所述i为大于等于1且小于等于m的整数；

所述（m-1）个存储器与所述m组寄存器中的（m-1）组寄存器一一对应，所述第一存储器的输出端与所述第一组寄存器中的第一个寄存器的输入端相连；其中，所述第一存储器为所述（m-1）个存储器中的任意一个存储器，所述第一组寄存器为与所述第一存储器对应的一组寄存器；所述m组寄存器中除所述（m-1）组寄存器之外的一组寄存器的输入端与存储输入数据的外部存储设备的输出端相连；其中，所述一组寄存器的输入端是指所述一组寄存器中第一个寄存器的输入端；

所述（m-1）个存储器的存储大小为所述N；

所述m组寄存器中的任意一组寄存器中的n个寄存器之间是级联关系，当时钟到来时，所述n个寄存器中第j个寄存器的值更新为第（j-1）个寄存器的值，所述n个寄存器中的第一个寄存器的值为从所述存储器中读取的值，其中所述j为小于或者等于所述n且大于1的整数；

所述（m-1）个存储器之间构成先入先出存储结构，所述第k个存储器的数据输出端与第（k-1）个存储器的数据输入端相连，其中k小于或者等于所述（m-1）。

2.根据权利要求1所述的矩阵卷积计算装置，其特征在于，所述存储器包括：

FPGA内部的先入先出队列FIFO或者FPGA内部的随机存取存储器RAM。

3.一种利用如权利要求1所述的矩阵卷积计算装置实现矩阵卷积的方法，输入矩阵为M*N矩阵，卷积器矩阵为m*n矩阵，M、N、m以及n均为正整数，m小于或者等于M，n小于或者等于N；其特征在于，所述方法包括：

从外部存储设备中读取输入数据，若检测到第一个存储器的数据存满信号，等待n个时钟周期后启动乘法器。