[发明专利]芯片结构有效
申请号: | 201811105464.3 | 申请日: | 2018-09-21 |
公开(公告)号: | CN109979906B | 公开(公告)日: | 2021-07-20 |
发明(设计)人: | 李怜洁;黄巧伶 | 申请(专利权)人: | 联咏科技股份有限公司 |
主分类号: | H01L23/495 | 分类号: | H01L23/495 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 结构 | ||
本发明公开一种芯片结构,其包括芯片主体以及多个导电凸块。芯片主体包括有源面以及配置于有源面上的多个凸块接垫。多个导电凸块配置于芯片主体的有源面并分别连接至多个凸块接垫,且至少一导电凸块具有梯形形状,该梯形形状具有一对平行边以及一对非平行边。
技术领域
本发明涉及一种半导体结构,且特别是涉及一种芯片结构。
背景技术
半导体装置正朝着高安装密度、高容量以及每一半导体芯片能更小型化的方向发展,以满足对小型多功能电子元件的迫切需求。随着每个芯片中需内置更多功能,所需焊垫(bonding pad)的数量增加,而增加了芯片的尺寸,导致每一半导体芯片的制造成本也随之增加。假使可以在半导体芯片的边缘提高每单位长度的焊垫安装量,则可以降低成本。
欲缩小焊垫间的间距,即缩小相邻两焊垫之间的距离是有限制的。当相邻两焊垫之间的间距过细时,焊垫和相对应的内引线(inner lead)之间的接合精度会下降,且会产生电性缺陷。电性缺陷包括连接内引线与焊垫时,作为接合材料的相邻两凸块间的短路。电性缺陷也包括当凸块与焊垫之间的接触面积不足时,会导致凸块的接合强度(shearstrength)不足。接合强度不足会增加引线与焊垫之间的连接被破坏的机会。
发明内容
本发明的目的在于提供一种可具有较高接合强度的导电凸块的芯片结构,以使其具有较高良率。
本发明提供一种芯片结构包括芯片主体以及多个导电凸块。芯片主体包括有源面以及配置于有源面上的多个凸块接垫。多个导电凸块配置于芯片主体的有源面并分别连接至多个凸块接垫,且至少一导电凸块具有梯形形状,该梯形形状具有一对平行边以及一对非平行边。
本发明还提供一种芯片结构包括芯片主体以及多个导电凸块。芯片主体包括有源面以及配置于有源面上的接合部分的多个凸块接垫。多个导电凸块配置于芯片主体的有源面上的接合部分并分别连接至多个凸块接垫。至少一导电凸块包括一对平行边以及一对非平行边,且每一导电凸块具有长轴,导电凸块的长轴互相交叉于多个交叉点。
本发明又提供一种芯片结构包括具有有源面的芯片主体以及配置于有源面上的多个凸块接垫。多个导电凸块配置于芯片主体的有源面上并分别连接至多个凸块接垫,其中至少一导电凸块具有一对平行边,且平行边的一边具有第一宽度,而平行边的另一边具有第二宽度,第二宽度大于第一宽度。
基于上述,本发明实施例的芯片结构可以包括至少一具有梯形形状的导电凸块。每一导电凸块可以具有长轴,而导电凸块的长轴互相交叉于多个交叉点。通过这样的设置,导电凸块与芯片主体之间的接触面积可以增加,以改善导电凸块于影响期间的接合强度。据此,具有梯形形状的导电凸块的芯片结构可以提供更好的可靠度与良率以满足细间距的需求。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附的附图作详细说明如下。
附图说明
图1是具有本发明一实施例的芯片结构的显示面板的局部俯视示意图;
图2是本发明一实施例的芯片结构的局部放大示意图;
图3是本发明一实施例的芯片结构的局部放大示意图;
图4是本发明一实施例的芯片结构的导电凸块的示意图;
图5是本发明一实施例的芯片结构的导电凸块的示意图;
图6是本发明一实施例的芯片结构的局部放大示意图;
图7是本发明一实施例的芯片结构的局部放大示意图。
符号说明
10:显示面板
100、100a、100b、100c:芯片结构
110:芯片主体
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联咏科技股份有限公司,未经联咏科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811105464.3/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种纳米金属膜预制模块及其制备方法
- 下一篇:电子产品