[发明专利]拍摄元件有效
申请号: | 201811107730.6 | 申请日: | 2013-06-05 |
公开(公告)号: | CN109040626B | 公开(公告)日: | 2022-01-21 |
发明(设计)人: | 村田宽信 | 申请(专利权)人: | 株式会社尼康 |
主分类号: | H04N5/369 | 分类号: | H04N5/369;H04N5/3745;H04N5/378;H01L27/146 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 陈伟;李文屿 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 拍摄 元件 | ||
提供一种拍摄元件,具有:呈矩阵状地配置有多个像素的拍摄芯片;以及信号处理芯片,具有按一个或多个像素列或者按一个或多个像素行设置并对从像素输出的像素信号进行信号处理的元件,并层叠在拍摄芯片上。例如进行信号处理的元件是将从像素输出的像素信号转换成数字信号的A/D转换器,在将从像素输出的像素信号转换成数字信号时,并列控制A/D转换器中的至少两个以上A/D转换器。
本申请是申请日为2013年6月5日、PCT国际申请号为PCT/JP2013/003533、国家申请号为201380029815.6、发明名称为“拍摄元件和拍摄装置”的专利申请的分案申请。
技术领域
本发明涉及拍摄元件和拍摄装置。
背景技术
以往,已知有包括列并列型A/D转换器(仅称为ADC)的图像传感器。另外,在层叠了信号处理芯片的图像传感器中,提出了块并列型ADC(例如参照非专利文献1)。
非专利文献1:“A Very Low Area ADC for 3-D Stacked CMOS ImageProcessing System”,K.Kiyoyama等,IEEE 3DIC 2012。
发明内容
发明要解决的问题
列并列型ADC按每个像素列设置ADC,在各ADC中并行读出所选择的行的各像素的像素信号。但是,以往的列并列型ADC与有效像素区域形成在同一面(例如有效像素区域的列方向上的上下)上,所以拍摄元件的面积增大。另外,在并行高速处理多个行的情况下,必须在有效像素区域内绕回布线。另外,在并行高速处理多个行的情况下,ADC大型化从而拍摄元件的面积进一步增大。
另一方面,块并列型ADC按每个有效像素的块(例如每个10像素×10像素的块)设置ADC。但是,为了用一个ADC读出块内的各像素,需要想办法使用复杂的控制线或者在拍摄芯片一侧配置控制用晶体管等。另外,每个块的ADC分别独立地工作。因此,ADC的发热也独立地产生,信号处理芯片有时会局部地发热。可认为信号处理芯片中的局部发热会传递给层叠的拍摄芯片,并给拍摄芯片的工作带来影响。
用于解决问题的手段
在本发明的第1方式中,提供一种拍摄元件,呈矩阵状地配置有多个像素的拍摄芯片;以及信号处理芯片,具有按一个或多个像素列或者按一个或多个像素行设置并对从像素输出的像素信号进行信号处理的元件,所述信号处理芯片层叠在所述拍摄芯片上。
在本发明的第2方式中,提供使用了上述拍摄元件的拍摄装置。
此外,上述发明内容并未列举本发明的全部必要特征。另外,这些特征组的子组合也可以成为发明。
附图说明
图1是本实施方式的拍摄元件100的剖视图。
图2是说明拍摄芯片113的像素排列和单位组131的图。
图3表示像素150的等效电路图。
图4是表示拍摄芯片113中的多个像素150和凸块109的配置例的图。
图5是表示配置在信号处理芯片111的ADC配置面上的多个ADC180的图。
图6是表示拍摄芯片113中的多个像素150和凸块109的另一配置例的图。
图7是表示拍摄芯片113中的多个像素150和TSV(Through Silicon Via:硅贯通电极)120的配置例的图。
图8是表示配置在信号处理芯片111的ADC配置面上的多个ADC180和TSV120的图。
图9是与拍摄芯片113一起地表示具有模拟CDS(Correlated Double Sampling:相关双采样)电路186的信号处理芯片111的概要的图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社尼康,未经株式会社尼康许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811107730.6/2.html,转载请声明来源钻瓜专利网。