[发明专利]一种阵列基板及其制备方法有效
申请号: | 201811108511.X | 申请日: | 2018-09-21 |
公开(公告)号: | CN109192740B | 公开(公告)日: | 2021-07-27 |
发明(设计)人: | 田宏伟;牛亚男;李栋;王纯阳;刘政 | 申请(专利权)人: | 京东方科技集团股份有限公司 |
主分类号: | H01L27/12 | 分类号: | H01L27/12;H01L21/77;H01L27/32 |
代理公司: | 北京润泽恒知识产权代理有限公司 11319 | 代理人: | 莎日娜 |
地址: | 100015 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 阵列 及其 制备 方法 | ||
1.一种阵列基板,其特征在于,包括:
基底;
形成在所述基底上的电子器件、及位于相邻电子器件之间的第一复合层;所述相邻电子器件沿平行于基底的方向设置;
其中,所述第一复合层至少包括有机平坦层;
所述电子器件包括薄膜晶体管,所述薄膜晶体管包括:
形成在所述基底上的无机隔离缓冲层;
形成在所述无机隔离缓冲层上的有源层;
形成在所述有源层上的第一无机栅绝缘层;
形成在所述第一无机栅绝缘层上的栅极;
形成在所述栅极上的复合无机膜层;
形成在所述复合无机膜层上的源极和漏极,所述源极和所述漏极同层设置;
其中,复合无机膜层在所述源极和所述漏极之间具有间隙,所述间隙中填充有所述有机平坦层;所述有机平坦层还覆盖所述源极和所述漏极。
2.根据权利要求1所述的阵列基板,其特征在于,所述间隙的深度小于或等于所述复合无机膜层的厚度。
3.根据权利要求1所述的阵列基板,其特征在于,所述复合无机膜层包括第二无机栅绝缘层和层间无机绝缘层,所述第二无机栅绝缘层靠近所述栅极设置。
4.根据权利要求3所述的阵列基板,其特征在于,所述第一复合层还包括层叠设置的所述无机隔离缓冲层、所述第一无机栅绝缘层和所述第二无机栅绝缘层,所述无机隔离缓冲层靠近所述基底设置,所述有机平坦层靠近所述第二无机栅绝缘层设置。
5.根据权利要求1所述的阵列基板,其特征在于,所述有机平坦层的厚度大于或等于0.5微米,且小于或等于4微米。
6.根据权利要求1至5任一项所述的阵列基板,其特征在于,所述有机平坦层上还形成有附加走线。
7.一种阵列基板的制备方法,其特征在于,所述方法包括:
提供基底;
在所述基底上形成电子器件、及位于相邻电子器件之间的无机复合层;所述相邻电子器件沿平行于基底的方向设置;
去除至少部分无机复合层;
形成有机平坦层,所述有机平坦层覆盖所述电子器件及剩余所述无机复合层;
其中,所述电子器件包括薄膜晶体管,所述在所述基底上形成电子器件及电子器件之间的无机复合层,包括:
在所述基底上形成无机隔离缓冲层;
在所述无机隔离缓冲层上形成有源层;
形成第一无机栅绝缘层;
在所述第一无机栅绝缘层上形成栅极;
形成复合无机膜层;
在所述复合无机膜层上形成源极和漏极,所述源极和所述漏极同层设置;
以源漏极图案为掩模图案,对所述源极和所述漏极之间的复合无机膜层进行刻蚀,形成间隙;
所述形成有机平坦层,包括:
在所述间隙中填充形成有机平坦层;
其中,所述有机平坦层还覆盖所述源极和所述漏极。
8.根据权利要求7所述的方法,其特征在于,所述形成有机平坦层之后,还包括:
在所述有机平坦层上形成附加走线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811108511.X/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的