[发明专利]静态随机存取内存系统

说明书

本揭露提供了一种用于为静态随机存取内存(SRAM)组件启用涡轮模式的系统、组件和方法。单元电路耦合在位线对之间，并且其配置为执行SRAM组件的读取或写入操作。读出放大器电路耦合在位线对之间，并且其配置为放大位线对之间的电压差。追踪电路包括追踪位线，并其配置为监视单元电路的操作，并基于追踪位线的电压准位以预定频率向读出放大器发送读出放大器启动信号。涡轮增压电路其耦合至涡轮增压信号并且其配置为修改追踪位线的电压，使得能够以比预定频率更快的速度发送读出放大器启动信号。

技术领域

本揭露是有关于一种电子组件，尤其涉及一种静态随机存取内存(Static RandomAccess Memory，以下简称SRAM)组件(device)。

背景技术

存储器(Memory)组件目前已广泛用于需要高速和低功耗的电子应用。静态随机存取内存(SRAM)是一种示例存储器组件。SRAM组件通常是由使用晶体管(Transistor)实现的SRAM单元(SRAM Cell)组成。

发明内容

本揭露提供一种系统，其包括单元电路(Cell Circuit)、读出放大器(senseamplifier)电路、追踪电路以及涡轮增压电路。单元电路(Cell Circuit)，其耦合在位线对(Bit Line Pair)之间，配置为执行SRAM组件的读取或写入操作；读出放大器电路，其耦合在所述位线对之间，配置为放大所述位线对之间的电压差；追踪电路，包括追踪位线(以下简称DBL)，所述追踪电路配置为监控所述单元电路的操作，并根据DBL的电压准位以预定频率向所述读出放大器电路发送读出放大器启动信号；以及涡轮增压电路，其耦合至涡轮增压信号(turbo signal)，配置为修改所述DBL的所述电压，使得能够以比所述预定频率更快的速度发送所述读出放大器启动信号。

本揭露另提出一种方法，包括下列步骤：注入涡轮增压信号至SRAM组件的涡轮增压电路；根据所述注入的涡轮增压信号修改所述SRAM组件的追踪位线电压；以及，增加与所述追踪位线相关的电压放电率。

本揭露另提出一种SRAM组件。SRAM组件包括：追踪字线(tracking word line；DWL)；追踪位线(tracking bit line；DBL)；追踪单元电路耦合在所述DWL与所述DBL之间；反相器电路耦合至所述DBL，配置为基于DBL电压的操作；以及涡轮增压电路，其耦合在所述DWL和所述DBL之间，其配置为接收涡轮增压信号并启用所述反相器电路的操作。

为让本揭露的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

本揭露的各方面最好地能从以下详细描述并结合附图阅读来理解。应注意，根据工业中的标准实践，各种特征并未按比例绘制。实际上，为了能清楚讨论，可以任意增加或减少各种特征的尺寸。

图1是根据一些实施例所描绘的系统单芯片(SoC)上的示例系统。

图2是根据一些实施例所描绘的SRAM位单元和读出放大器电路之间互连的示例方块图。

图3是根据一些实施例所描绘的自动定时器电路的示例方块图。

图4是根据一些实施例所描绘的图1-2的自动定时器电路的示例电气方块图。

图5是根据一些实施例所描绘的用于启用自定时电路的涡轮模式的示例流程图。

图6是根据一些实施例所描绘的图1-3的自动定时器电路的示例电气示意图。

图7是根据一些实施例所描绘的图1-3的自动定时器电路的另一示例电气示意图。

图8是根据一些实施例所描绘的在单芯片(SoC)级别上并入涡轮模式的SRAM组件的示例系统架构。