[发明专利]提高加速器数据采集分辨率的装置及方法

说明书

本发明公开了一种提高加速器数据采集分辨率的装置及方法，该装置包括：依据模数变换器模块的量程对输入信号进行幅度调整的动态增益控制模块，对动态增益控制模块的输出信号进行数字化的模数变换器模块，对模数变换器模块的输出信号进一步处理的数据处理模块。本发明通过以上装置，可容易地实现自动检测输入信号的信号幅度；对检测后的输入信号依据模数变换器模块量程做出幅度判断和调整；对调整后的信号进行数据处理。本发明所提供的装置和方法，使系统的硬件和软件的可移植性好，可以非常方便的移植到类似系统中，同时，提高采集分辨率的效果明显，信号的幅度检测和增益调整亦可自动完成。

技术领域

本发明涉及粒子加速器低电平控制技术和数据采集领域，具体涉及一种提高加速器数据采集分辨率的装置及方法。

背景技术

粒子加速器(Particle Accelerator)技术是用人工的方法产生高速带电粒子的装置。是用于探索原子核及粒子性质、内部结构及相互作用的重要工具，在科学技术、工农业生产、卫生医疗等方面同样有着广泛而重要的实际应用。

加速器高频低电平系统是加速器系统的重要组成部分，是保证束流能够得到正常加速的必不可少部分。在加速器高频系统中，低电平控制系统(Low Level RF System)的作用是设置并稳定高频系统的运行参数，通过反馈机制抑制腔体电场的幅度和相位波动，提高束流的稳定性。高频低电平系统的性能对束流的品质有很大的影响。

数字信号处理技术(DSP)及高性能可编程逻辑器件(FPGA)等的不断发展，也为低电平技术的发展提供了可能。高频低电平系统(LLRF)经历了全模拟、半数字到全数字的发展历程。数字化的低电平系统成熟性、可靠性及灵活性较模拟系统有了大幅度的提高。数字化系统可以实现复杂的处理算法，各种控制环路的设计都变得简单，一般只需要编程实现。

实现数字化控制的前提是将模拟信号转化成数字信号就是所谓的AD变换。AD变换后的数据有效位数直接决定了后续数据处理及控制的精度。目前，主流ADC芯片的位数一般为12bit、14bit和16bit。并且，ADC芯片的价格会随着位数的提升而大幅度上涨，同时，没有输入信号的动态增益控制，当输入信号幅度较小时，无法充分利用AD芯片的有效位数。此时系统的分辨率非常低。

请参照图1和图2，数字低电平系统在进行相位、幅度的稳定控制之前需要得到两路正交信号(I/Q信号)，用以检波和鉴相。传统的加速器数字化低电平系统在对模拟输入信号进行采集时是以输入信号频率的4倍进行采样的，得到的数字信号为I、Q、-I、-Q信号序列。将该信号进行抽取之后，每一路做延迟减法就可以分别得到I、Q信号。其中，可以提高信号分辨的部分有两处：1.减法过程，可以去除直流分量和共模分量；但是，简单的信号减法对噪声的抑制作用效果不明显，该处理方式只对输入信号上叠加的噪声有一定作用，对AD芯片自身的量化噪声作用较少。2.FIR滤波，可以滤除一部分噪声，提高信噪比，但是单一FIR滤波器通带越窄，滤波器的阶数越高，在FPGA内实现之后指标不佳，并且会造成较大的系统时延。同时，FIR滤波器如果采样频率的变化较大(如10倍以上)，实现一个抗混叠的滤波器需要很高的代价。

发明内容

针对以上技术问题，本发明提供了一种提高加速器数据采集分辨率的装置及方法，实现以更为经济的ADC芯片来得到高有效位数的AD转换数据的目的。

本发明提供了一种提高加速器数据采集分辨率的装置及方法，其中，该装置包括：依据模数变换器模块的量程对输入信号进行幅度调整的动态增益控制模块，对动态增益控制模块的输出信号进行数字化的模数变换器模块，对模数变换器模块的输出信号进一步处理的数据处理模块。

进一步的，动态增益控制模块包括数控放大器，数控放大器调理输入信号的信号幅度之后再送入模数变换器模块。

进一步的，模数变换器模块设置有一N bit的固定值，实现输入信号幅度的自动比较。