[发明专利]半导体元器件的制造方法及半导体元器件有效
申请号: | 201811123051.8 | 申请日: | 2018-09-26 |
公开(公告)号: | CN110957218B | 公开(公告)日: | 2023-09-26 |
发明(设计)人: | 于绍欣;金兴成;陈晓亮 | 申请(专利权)人: | 无锡华润微电子有限公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78;H01L29/10 |
代理公司: | 华进联合专利商标代理有限公司 44224 | 代理人: | 邓云鹏 |
地址: | 214135 江苏省无锡*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 元器件 制造 方法 | ||
1.一种半导体元器件的制造方法,其特征在于,包括:
提供半导体衬底;
刻蚀所述半导体衬底形成浅槽;
在所述浅槽的底面掺杂第一P型杂质,以形成P型底面掺杂区;
填充所述浅槽形成浅槽隔离结构;
在所述半导体衬底上形成绝缘介质层;
通过第一光刻定义出P型界面掺杂区的掺杂窗口,所述掺杂窗口呈长方形;
通过所述掺杂窗口掺杂第二P型杂质,以在所述半导体衬底内形成所述P型界面掺杂区;
在所述绝缘介质层上形成多晶硅层;
刻蚀所述多晶硅层和绝缘介质层形成栅氧化层和多晶硅栅;
在所述半导体衬底表面掺杂N型杂质,以在所述半导体衬底内形成N型源区和N型漏区;在所述半导体衬底表面,所述P型界面掺杂区在长度方向与所述N型源区和所述N型漏区的距离均为大于0的第一距离,所述P型界面掺杂区在宽度方向与所述N型源区和N型漏区之间的沟道宽度区域有大于0的第二距离的重叠区域,所述P型界面掺杂区在宽度方向与所述浅槽隔离结构有大于0的第三距离的重叠区域;
其中,所述通过所述掺杂窗口掺杂第二P型杂质的步骤,包括通过所述掺杂窗口注入所述第二P型杂质。
2.根据权利要求1所述的半导体元器件的制造方法,其特征在于,所述第一距离的范围为[0.1×(1-10%)um,0.2×(1+10%)um],所述第二距离与所述沟道宽度的比值范围为(0,0.05]。
3.根据权利要求1所述的半导体元器件的制造方法,其特征在于,所述在所述浅槽的底面掺杂第一P型杂质的步骤之前,还包括:
通过第二光刻将不适合掺杂所述第一P型杂质的区域用掺杂阻挡结构进行遮盖,所述浅槽完整露出。
4.根据权利要求1所述的半导体元器件的制造方法,其特征在于,所述通过所述掺杂窗口注入所述第二P型杂质的步骤是采用倾斜注入或垂直注入的方式进行注入,所述倾斜注入偏离垂直方向的角度范围为[0°,45°]。
5.根据权利要求1所述的半导体元器件的制造方法,其特征在于,第二P型杂质包括铟,所述第二P型杂质的注入能量为[100Kev,180Kev],所述第二P型杂质的注入剂量为[2×1013离子数/cm2,1.5×1014离子数/cm2]。
6.根据权利要求1所述的半导体元器件的制造方法,其特征在于,所述第一P型杂质包括BF2,所述第一P型杂质的注入能量为[40Kev,60Kev],所述第一P型杂质的注入剂量为[1×1013离子数/cm2,2×1013离子数/cm2]。
7.根据权利要求1所述的半导体元器件的制造方法,其特征在于,所述在所述半导体衬底表面掺杂N型杂质的步骤,包括:
在所述半导体衬底表面以第一剂量掺杂第一N型杂质,以在所述半导体衬底内形成第一N型源区和第一N型漏区;
在所述栅氧化层和多晶硅栅的周围形成侧墙;
在所述半导体衬底表面以第二剂量掺杂第二N型杂质,以在所述半导体衬底内形成第二N型源区和第二N型漏区,所述第二剂量大于所述第一剂量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于无锡华润微电子有限公司,未经无锡华润微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811123051.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造