[发明专利]半导体器件及其制作方法

说明书

本发明涉及半导体技术领域，提供一种半导体器件及其制作方法。所述半导体器件包括：半导体基板；介质层，设置在所述半导体基板上；源极和漏极，设置在所述介质层上；以及第一栅极和第二栅极，相互间隔设置在所述介质层上；其中，所述第一栅极和所述第二栅极位于所述源极和所述漏极之间，所述源极、所述漏极、所述第一栅极和所述第二栅极分别贯穿所述介质层、且伸入所述半导体基板以与所述半导体基板形成肖特基接触。本发明的半导体器件可以提高栅极控制能力，减少栅极漏电和关态漏电，能够实现高质量的肖特基接触和低的漏极泄漏电流。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件以及一种半导体器件的制作方法。

背景技术

在AlGaN(氮化镓铝)/GaN(氮化镓)HEMT(High Electron Mobility Transistor，高电子迁移率晶体管)器件等半导体器件具有很好的特性和广泛应用，迄今为止，已经有几种技术用于制造增强型半导体器件，所有这些技术采用不同的技术来清空半导体器件栅极下方的二维电子气(2DEG)沟道(在零栅极偏压下)，这是常关操作所必需的。为了实现这一目标，已经开发出各种技术的增强型GaN(氮化镓)晶体管。然而，难以使用这些方法来改善低亚阈值摆动和关态电流与AlGaN(氮化镓铝)势垒厚度的良好亚阈值特性的均匀性。

因此，需要提出一种能够解决以上问题的半导体器件及其制作方法。

发明内容

为解决上述问题，本发明实施例提供一种半导体器件及其制作方法，可以提高栅极控制能力，减少栅极漏电和关态漏电，能够实现高质量的肖特基接触和低的漏极泄漏电流。

具体地，本发明实施例提供的一种半导体器件，包括：半导体基板；介质层，设置在所述半导体基板上；源极和漏极，设置在所述介质层上；以及第一栅极和第二栅极，相互间隔设置在所述介质层上；其中，所述第一栅极和所述第二栅极位于所述源极和所述漏极之间，所述源极、所述漏极、所述第一栅极和所述第二栅极分别贯穿所述介质层、且伸入所述半导体基板以与所述半导体基板形成肖特基接触。

在本发明其中一个实施例中，所述半导体基板包括：硅衬底，以及设置于所述硅衬底表面的氮化镓缓冲层和设置于所述氮化镓缓冲层表面的氮化镓铝层；其中，所述氮化镓缓冲层和所述氮化镓铝层之间可形成二维电子气沟道；所述源极、所述漏极、所述第一栅极和所述第二栅极均伸入所述氮化镓铝层以与所述氮化镓铝层形成肖特基接触。

在本发明其中一个实施例中，所述源极和所述漏极由欧姆接触金属组成，所述第一栅极和所述第二栅极由从下至上依次设置的栅极金属和所述欧姆接触金属组成；其中，所述欧姆接触金属包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层，所述栅极金属的材质为氮化钛。

在本发明其中一个实施例中，所述介质层的材质为氮化硅、氧化硅或氧化铪。

在本发明其中一个实施例中，所述第一栅极的底部的宽度小于所述第二栅极的底部的宽度。

在本发明其中一个实施例中，所述第一栅极的底部的宽度为所述第二栅极的底部的宽度的一半。

在本发明其中一个实施例中，所述半导体器件包括双栅结构高电子迁移率晶体管，且所述双栅结构高电子迁移率晶体管具有所述源极、所述漏极、所述第一栅极和所述第二栅极。