[发明专利]肖特基势垒二极管及其制作方法

说明书

本发明涉及半导体器件技术领域，提供一种肖特基势垒二极管及其制作方法，所述肖特基势垒二极管包括：半导体基板；钝化层；介质层，设置在所述钝化层上、且覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部；阳极，包括伸入所述半导体基板内部的第一阳极部、第二阳极部和第三阳极部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极。本发明实施例的肖特基势垒二极管，可以优化器件结构，与CMOS工艺线兼容，减小反向漏电。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种肖特基势垒二极管以及一种肖特基势垒二极管的制作方法。

背景技术

肖特基势垒二极管具有开关速度快、场强高和热学特性好等优点，在功率整流器市场有很好的发展前景。传统结构的肖特基势垒二极管漏电很大，目前已有很多研究提出解决方案，例如，采用肖特基结终端等，可以减小反向漏电。但是，采用CMOS兼容工艺很难制备出低漏电的肖特基势垒二极管。因此，需要提出一种可以优化器件结构、能够与CMOS工艺线兼容、和/或能够减小反向漏电的肖特基势垒二极管及其制作方法。

发明内容

为解决上述问题，本发明提供一种肖特基势垒二极管及其制作方法，可以优化器件结构、能够与CMOS工艺线兼容、和/或能够减小反向漏电。

具体地，本发明实施例提供的一种肖特基势垒二极管，包括：半导体基板；钝化层，设置在所述半导体基板上；介质层，设置在所述钝化层上、且延伸至第一阳极部接触孔和第二阳极部接触孔内以覆盖所述第一阳极部接触孔的底部和所述第二阳极部接触孔的底部，其中，所述第一阳极部接触孔和所述第二阳极部接触孔贯穿所述钝化层、且伸入所述半导体基板内部；阳极，设置在所述介质层上、且包括第一阳极部、第二阳极部和第三阳极部，其中，所述第一阳极部、所述第二阳极部和所述第三阳极部分别填充相互间隔设置的所述第一阳极部接触孔、所述第二阳极部接触孔和第三阳极部接触孔、且伸入所述半导体基板内部，所述第三阳极部接触孔贯穿所述介质层和所述钝化层、且伸入所述半导体基板内部，所述第三阳极部接触孔位于所述第一阳极部接触孔和所述第二阳极部接触孔之间；以及第一阴极和第二阴极，设置在所述介质层上、且填充第一阴极接触孔和第二阴极接触孔，其中，所述第一阴极和所述第二阴极位于所述阳极的相对两侧，所述第一阴极接触孔和所述第二阴极接触孔贯穿所述介质层和所述钝化层；其中，所述第一阳极部、所述第二阳极部和所述第三阳极部在所述介质层上方连接在一起，所述第三阳极部与所述半导体基板形成肖特基接触。

在本发明其中一个实施例中，所述半导体基板包括由下至上依次设置的硅衬底、氮化镓缓冲层和氮化铝镓势垒层。

在本发明其中一个实施例中，所述第一阳极部、所述第二阳极部和所述第三阳极部伸入所述氮化铝镓势垒层但不贯穿所述氮化铝镓势垒层、且所述第三阳极部与所述氮化铝镓势垒层形成肖特基接触。

在本发明其中一个实施例中，所述第一阴极和所述第二阴极由欧姆接触金属层组成，所述阳极由从下至上依次设置的阳极金属层和所述欧姆接触金属层组成，所述欧姆接触金属层包括从下至上依次设置的第一钛金属层、铝金属层、第二钛金属层和第一氮化钛层，所述阳极金属层的材质为氮化钛，所述钝化层和/或所述介质层的材质为氮化硅、氧化硅或氧化铪。

在本发明其中一个实施例中，所述第一阳极部接触孔的底部、所述第二阳极部接触孔的底部和所述第三阳极部接触孔的底部距离所述氮化铝镓势垒层底部的距离相等。