[发明专利]功率器件及其制备方法

说明书

本发明提供一种功率器件，其包括有源区和位于有源区外侧的终端区，包括：第一导电类型的衬底；形成在衬底的上表面的第一导电类型的外延层；位于终端区自所述外延层的上表面向下延伸至所述外延层内的第二导电类型的结终端扩展结；位于终端区形成在外延层的上表面的结终端厚氧层；位于终端区形成在外延层的上表面且与结终端厚氧层相连的阶梯型氧化硅层，位于第一上表面、第二上表面和结终端厚氧层的上表面的栅极走线；在栅极走线和氧化硅层的外侧间隔设置的第一介质层；间隔设置的第一介质层之间的栅极金属层，此功率器件耐压性高可靠性好。同时本发明提供此种功率器件的制备方法，工艺简单，成本较低。

技术领域

本发明涉及半导体芯片技术领域，尤其涉及一种功率器件及其制造方法。

背景技术

功率器件的最重要性能就是阻断高压，功率器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在功率器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内大，在电压升高的过程中管芯边缘会早于管芯内出现雪崩击穿，为了最大化功率功率器件的性能，需要在功率器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使功率器件的边缘和内同时发生击穿。

为了提高功率器件的耐压性能，引出了功率器件的结终端扩展技术(JTE)，结终端扩展技术是一种控制高压功率器件的表面电场的技术，其将终端区分为多区，靠近主结的结终端区保持较高的浓度，以减弱主结电场，最外区保持较低的浓度，从而降低自身的电场强度，目前最常用的是采用一个和主结相连的轻掺杂区域用以在反偏时全部耗尽来承担电压，然轻掺杂区域上方的栅极结构需承担较强的电场，容易造成功率器件击穿。

发明内容

为了克服现有技术的不足，本发明的目的在于提供一种耐击穿且可靠性高的功率器件及其制备方法。

为解决上述技术问题，本发明采用下述技术方案：一种功率器件，其包括有源区和位于所述有源区外侧的终端区，所述功率器件包括：

第一导电类型的衬底；

形成在所述衬底的上表面的第一导电类型的外延层；

位于所述终端区自所述外延层的上表面向下延伸至所述外延层内的第二导电类型的结终端扩展结；

位于所述终端区形成在所述外延层的上表面的结终端厚氧层；

位于所述终端区形成在所述外延层的上表面且与所述结终端厚氧层相连的阶梯型的氧化硅层，所述氧化硅层包括第一上表面、与第一上表面平行且低于所述第一上表面的第二上表面、连接所述第一上表面及所述第二上表面的第一侧面、与所述第一侧面平行相对且与所述第二上表面连接的第二侧面，所述第一侧面与所述第二侧面位于所述第二上表面的上下两侧，所述第一侧面与结终端扩展结的靠近所述有源区的侧面位于同一平面，所述第一上表面与所述结终端厚氧层的上表面位于同一平面；

位于所述第一上表面、第二上表面和所述结终端厚氧层的上表面的栅极走线；

在所述栅极走线和所述氧化硅层的外侧间隔设置的第一介质层；

间隔设置的第一介质层之间的栅极金属层。

根据本发明的设计构思，本发明所述功率器件还包括位于所述有源区自所述外延层的上表面间隔设置的栅极氧化层，形成在所述栅极氧化层的上表面的多晶硅栅极，形成在所述多晶硅栅极外侧的第二介质层。

根据本发明的设计构思，本发明所述功率器件还包括位于所述有源区自所述外延层的上表面延伸至所述外延层内的第二导电类型的体区、形成在所述体区的上表面延伸至所述体区的内的第二导电类型的源区。