[发明专利]全包围栅量子阱互补反相器结构及其制造方法

说明书

本发明提供一种全包围栅量子阱互补反相器结构，包括第一场效应晶体管和第二场效应晶体管，所述第一场效应晶体管和所述第二场效应晶体管的沟道横向并排设置，栅区完全包围所述沟道，源区和漏区相对的设置于所述沟道两端，所述沟道包括半导体纳米片、完全包围所述半导体纳米片的第一半导体层及完全包围所述第一半导体层的第二半导体层，所述第一半导体层为空穴提供量子阱，所述第二半导体层为电子提供量子阱；并设有共用栅电极将所述第一场效应晶体管的栅极层和所述第二场效应晶体管的栅极层完全包围。本发明的器件结构紧凑，有利于提高器件密度，提升芯片性能，并且结构简单，制作工艺易于实现。

技术领域

本发明涉及半导体器件领域，特别是涉及一种全包围栅量子阱互补反相器结构及其制造方法。

背景技术

FinFET是一种具有垂直“鳍”结构的鳍式场效应晶体管。鳍式的三维结构可以形成三个栅极以提高功率和效率。当今的14纳米和10纳米芯片采用带有这种FinFET的芯片供电，甚至不久前宣布的7纳米测试芯片也是如此。这些FinFET芯片最近已开始进入服务器、计算机和设备，并将成为未来几年的标准。

公开号为US08350298B2的美国专利HYBRID MATERIAL INVERSION MODE GAACMOSFET公开了一种采用混合材料的全包围栅CMOS场效应晶体管。该晶体管的PMOS沟道和NMOS沟道的横截面为跑道形，栅极将PMOS沟道和NMOS沟道的表面完全包围。这种全包围栅(GAA，Gate-All-Around)晶体管结构具备较高的载流子迁移率、可避免多晶硅栅耗尽及短沟道效应等优点。

通过将硅纳米片层水平堆叠在一起，可以实现5纳米节点的GAA晶体管结构，提供未来应用所需的功率和性能提升。从垂直结构到水平硅层的变化开启了晶体管上的第四个“栅”，这使得电信号能够穿过芯片上的其他晶体管并在它们之间传递。在这些维度上，它意味着这些信号正穿过一个宽度不大于两到三条并排DNA链宽度的开关。因此，人们非常渴望利用类似这样的新的性能提升技术，来应对超过5nm节点的器件所面临的挑战。

在京都召开的2017年VLSI技术和电路研讨会上宣布了一种用于5纳米节点芯片的新型晶体管。这种晶体管采用业界一流的工艺来堆叠硅纳米片作为器件结构，将栅极围绕在晶体管周围，能够在指甲大小的芯片上实现300亿个开关的规模，这与如今最前沿的10纳米芯片相比将显著提高功率和性能。

然而，在实际的生产应用中，如何进一步提高器件的密度、功率和性能仍是本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术，本发明的目的在于提供一种全包围栅量子阱互补反相器结构及其制造方法，用于进一步提升器件性能。

为实现上述目的及其他相关目的，本发明提供一种半导体器件结构，包括：

衬底；

位于所述衬底上的半导体纳米片；

完全环绕包围所述半导体纳米片的第一半导体层；

完全包围所述第一半导体层的第二半导体层；

完全包围所述第二半导体层的栅区；以及

相对的设置于所述半导体纳米片两端的源区和漏区；

其中，所述第一半导体层的带隙宽度小于所述半导体纳米片的带隙宽度，为空穴提供量子阱。

可选地，所述半导体纳米片采用硅纳米片。

可选地，所述第一半导体层的材料包括Ge。

可选地，所述第一半导体层采用压缩应变锗层。

可选地，所述第二半导体层为电子提供量子阱。

可选地，所述第二半导体层采用拉伸应变硅层。