[发明专利]一种半导体结构及其制备方法

说明书

本发明提供一种半导体结构及其制备方法，所述半导体结构包括：半导体衬底，具有上表面和下表面；沟槽结构，其包括第一沟槽，位于所述半导体衬底内并从半导体衬底的上表面向下表面延伸，其具有第一开口宽度；第二沟槽，位于所述半导体衬底内并从所述第一沟槽结构的底部向所述半导体衬底的下表面延伸，其具有第二开口宽度，该第二开口宽度小于第一开口宽度；栅极结构，位于所述第一沟槽结构和第二沟槽结构内，增加半导体结构中栅结构的栅极通道的面积，由此改善了短沟道效应。

技术领域

本发明涉及半导体集成电路制造技术领域，特别是涉及一种半导体结构及其制备方法。

背景技术

随着半导体制造技术微缩，随之而来的是半导体制程线宽越来越细，导致栅极通道越来越短，栅极通道过短会影响金属氧化物半导体晶体管(MOS晶体管)的性能，这种由栅极通道缩短而影响器件性能的效应被称为短沟道效应。

由于造成短沟道效应的主要原因来自于字线的线宽越来越短，而字线一般由栅线来形成，因此改善短沟道效应的主要方式是增加栅极通道的长度，例如埋入式栅极就是一种改善短沟道效应的结构。现有的埋入式栅极为沟槽式通道。图1显示为现有技术中的沟槽栅场效应晶体管结构示意图。如图1所示，该沟槽栅场效应晶体管是在衬底10的有源区中形成沟槽20，在沟槽20中填充栅极材料形成栅极，在沟槽两侧的衬底上部内分别形成源极S和漏极D。

但是随着线宽不断微缩，短沟道效应的问题就会一直存在。并且由于半导体制程线宽越来越小，要改善短沟道效应带来的问题也越来越困难。本发明尝试对现有的半导体结构的栅极结构作出改进来改善短沟道效应。

发明内容

有鉴于此，本发明提供了一种半导体结构及其制备方法，以改善现有技术中存在的短沟道效应。

根据第一方面，本发明实施例提供了一种半导体结构，所述半导体结构包括：

半导体衬底，所述半导体衬底具有器件隔离结构以在所述半导体衬底上形成器件有源区；

形成在所述器件有源区内的沟槽结构，所述沟槽结构包括：

第一沟槽和第二沟槽，所述第一沟槽位于所述半导体衬底内并从所述半导体衬底的上表面向下表面延伸，所述第一沟槽具有第一开口宽度；

第二沟槽，所述第二沟槽位于所述半导体衬底内并从所述第一沟槽的底部向所述半导体衬底的下表面延伸，所述第二沟槽具有第二开口宽度，所述第二开口宽度小于所述第一开口宽度；以及

栅极结构，所述栅极结构位于所述沟槽结构内。

本发明的半导体结构通过在现有的第一沟槽底部设置进一步向下延伸的第二沟槽，从而增加了栅极沟道的长度，改善了短沟道效应。

可选地，所述第一沟槽的深度不大于500nm，所述第一开口宽度为0.1-100nm，所述第二沟槽的深度不大于100nm，所述第二开口宽度为0.1-50nm。将第二开口宽度设置为小于第一开口宽度，可以避免两条栅极之间的通道距离过短，从而防止短路。

可选地，所述栅极结构包括栅介质层、栅电极层以及栅极隔离层，所述栅介质层覆盖在所述沟槽的侧壁和底表面上，所述栅电极层填充在具有所述栅介质层的沟槽中且顶表面低于所述第一沟槽的顶表面，所述栅极隔离层填满所述栅电极层上方的所述沟槽结构。栅极隔离层可同时作为保护层，可保护栅极金属不受到污染，也可保护后续设置的层不受到污染。

可选地，所述器件隔离结构包括沟槽隔离结构。

根据第二方面，本发明实施例提供了一种半导体结构的制备方法，所述方法至少包括以下步骤：

提供半导体衬底，在所述半导体衬底内形成器件隔离结构，以在所述半导体衬底上形成器件有源区内，所述器件隔离结构包括沟槽隔离结构；