[发明专利]一种基于OpenVPX的多路可编程差分定时接口模块及工作方法

权利要求书

1.一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于它包括OpenVPX架构连接器、桥接电路单元、可编程逻辑电路单元、电平转换电路单元、差分转单端芯片单元和单端转差分芯片单元；其中，所述OpenVPX架构连接器的输入端连接单端转差分芯片单元的输出端，其输出端分别与电平转换电路单元和差分转单端芯片单元连接，同时，所述OpenVPX架构连接器与桥接电路单元之间呈双向连接；所述桥接电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元和可编程逻辑电路单元之间呈双向连接；所述电平转换电路单元的输入端连接差分转单端芯片单元的输出端，其输出端连接单端转差分芯片单元。

2.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述OpenVPX标准连接器提供电源信号、复位信号、定时输入输出信号和PCIE信号的接入；所述OpenVPX标准连接器是3U OpenVPX架构，其包括三个连接器，分别为P0连接器、P1连接器和P2连接器；所述P0连接器为接口模块提供工作所需电源信号，经过电源转换芯片提供基于OpenVPX的多路可编程差分定时接口模块所需电压信号；所述P1连接器可引出PCIE总线，实现接口模块与主机板上位机的通讯，其中本板为系统中的接口板；所述P2连接器引出差分定时输出信号和定时输入信号以及GPS校准信号，分别与差分转单端芯片单元和电平转换电路单元连接。

3.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述桥接电路单元采用PLX公司的PEX8311芯片，以实现PCIE总线到Local Bus总线的协议转换；所述Local Bus总线为本地总线，可被FPGA访问；所述PEX8311桥片同时具有正向桥和反向桥，可实现两种总线间的相互转换；其使用简单，PLX专有软件可实现配置芯片参数的轻松写入。

4.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述可编程门阵列单元采用Altera公司的FPGA芯片EP3C5F256；所述可编程逻辑器件可将通过Local Bus总线完成与主机板上位机通讯。

5.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述电平转换电路单元采用SN74LVC4245APW芯片，将电压转换成5V，实现FPGA与差分转单端芯片单元和单端转差分芯片单元的互联，以实现电压转换功能。

6.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述差分转单端电路单元采用SN65LBC172A芯片，完成外部输入差分定时信号转换为可供可编程逻辑电路单元的FPGA芯片采集的单端定时信号的功能。

7.根据权利要求1所述一种基于OpenVPX的多路可编程差分定时接口模块，其特征在于所述单端转差分电路单元采用SN65LBC173A芯片，完成可编程逻辑电路单元的FPGA芯片可编程定时信号单端转差分的功能。

8.一种基于OpenVPX的多路可编程差分定时接口模块的工作方法，其特征在于它包括以下步骤：

（1）定时信号输出：基于OpenVPX的多路可编程差分定时接口模块将输出定时信号，以周期为100ms和1ms、高有效电平为10us-20us的信号输出为例，输出信号的周期占空比调整可由主板主机板上位机界面手动输入要输出的信号信息进行调整，包括输出信号的周期和占空比；

由可编程门阵列单元接收主机板上位机指令后对信号进行调整，根据输出要求不同，可编程门阵列程序及更改外部输入输出电路通过设置不同的通道数；

外部输入GPS信号，以周期为1s、高有效电平为20ms左右信号输入为例，模块接收到GPS信号后，对应主机板上位机产生中断信号，做10ms和1ms输出上升沿对齐操作；每1s的GPS信号到来对10ms进行上升沿对齐的同时，可编程门阵列对10ms和1ms的上升沿计数进行清零，可以将可编程门阵列列对10ms和1ms的计数通过主机板上位机实时显示出来，正常的10ms应该是0-99的计数循环，1ms应该是0-999的计数循环，当循环出错是说明系统出现了问题，同步信号的输出也出现了问题；

（2）定时信号输入：对定时输入信号的频率、占空比信息进行采集，通过主机板上位机实时显示，与给定输入频率值进行比较，以确定部件的工作状态是否正常。