[发明专利]非易失性存储器装置和包括其的存储装置

权利要求书

1.一种闪速存储器装置，包括：

第一存储器单元阵列，其包括多个闪速存储器单元；

第一页缓冲器电路，其通过第一多条位线连接至所述第一存储器单元阵列；

第二存储器单元阵列，其包括多个闪速存储器单元；

第二页缓冲器电路，其通过第二多条位线连接至所述第二存储器单元阵列；

第一先进先出存储器，其被构造为顺序地接收从所述第一页缓冲器电路发送的第一数据并顺序地输出所述第一数据；

第二先进先出存储器，其被构造为顺序地接收从所述第二页缓冲器电路发送的第二数据并顺序地输出所述第二数据；

第一多路复用器，其被构造为选择从所述第一先进先出存储器输出的所述第一数据和从所述第二先进先出存储器输出的所述第二数据中的一者并输出所选择的数据作为第三数据；

第三先进先出存储器，其被构造为顺序地接收从所述第一多路复用器输出的所述第三数据并顺序地输出所述第三数据；串行流水线结构，其连接至所述第三先进先出存储器并被构造为输出从所述第一多路复用器输出的所述第三数据；以及

第二多路复用器，其被构造为基于选择时钟信号输出从所述串行流水线结构输出的所述第三数据。

2.根据权利要求1所述的闪速存储器装置，其中，所述串行流水线结构包括多个串行流水线，并且所述闪速存储器装置还包括：

串行流水线驱动时钟信号产生器，其被构造为产生用于控制所述多个串行流水线的多个串行流水线驱动时钟信号。

3.根据权利要求2所述的闪速存储器装置，其中，所述多个串行流水线驱动时钟信号的相位从所述第二多路复用器至所述第三先进先出存储器进行延迟。

4.根据权利要求2所述的闪速存储器装置，其中，根据内部时钟信号和外部时钟信号产生所述选择时钟信号，并且基于所述选择时钟信号产生所述多个串行流水线驱动时钟信号。

5.根据权利要求2所述的闪速存储器装置，其中，所述串行流水线驱动时钟信号产生器包括多个相位延迟元件，所述多个相位延迟元件被构造为顺序地延迟所述多个串行流水线驱动时钟信号的相位。

6.根据权利要求1所述的闪速存储器装置，其中，所述第三先进先出存储器包括多个寄存器，所述多个寄存器被构造为基于由先进先出输入时钟产生器产生的先进先出输入时钟信号接收从所述第一多路复用器输出的所述第三数据，并基于先进先出输出时钟信号输出所述第三数据，所述先进先出输出时钟信号基于内部时钟信号和传播延迟产生。

7.根据权利要求1所述的闪速存储器装置，其中，所述第一数据通过具有波流水线结构的第一数据路径从所述第一页缓冲器电路发送至所述第一先进先出存储器，并且所述第二数据通过具有波流水线结构的第二数据路径从所述第二页缓冲器电路发送至所述第二先进先出存储器，并且所述串行流水线结构还被构造为补偿从所述第三先进先出存储器输出的所述第三数据与所述选择时钟信号之间的相位差。