[发明专利]制造半导体器件的方法

说明书

本发明涉及一种制造半导体器件的方法。提高半导体器件的可靠性。第一绝缘膜和保护膜被形成在半导体衬底上。第一区域的所述第一绝缘膜和所述保护膜选择性地被移除，并且绝缘膜被形成在暴露的半导体衬底上。在第二区域、第三区域和第四区域中的所述第一绝缘膜覆盖有所述保护膜的状态下，所述半导体衬底在包含氮的气氛中被热处理，从而将氮引入到在所述第一区域中的所述半导体衬底与所述第二绝缘膜之间的所述界面。换句话说，氮引入点被形成在所述半导体衬底与所述第二绝缘膜之间的所述界面上。在该配置中，所述保护膜用作防氮化膜。

相关申请的交叉引用

包括说明书、附图和摘要的于2017年10月20日提交的日本专利申请No.2017-203343的公开内容通过引用全部并入本文。

技术领域

本发明涉及一种制造半导体器件的方法，并且例如涉及一种有效地被用于具有非易失性存储器单元的半导体器件的技术。

背景技术

作为电可写和可擦除非易失性存储器单元，电可擦除可编程只读存储器(EEPROM)和闪速存储器已经广泛地使用。在这样的非易失性存储器单元中，浮动栅极电极或者陷阱绝缘膜(其被插入在绝缘膜(诸如氧化膜)之间)被提供在金属绝缘体半导体场效应晶体管(MISFET)的栅极电极之间。被存储在浮动栅极电极或者陷阱绝缘膜中的荷电状态用作存储信息。陷阱绝缘膜是其中电荷能够被存储的绝缘层(例如，氮化硅膜)。金属氧化物氮化物氧化物半导体(MONOS)晶体管广泛地被用作非易失性存储器单元。

例如，日本未审专利申请公开No.2015-118974公开了一种在半导体衬底上形成三种具有不同的耐受电压的晶体管和MONOS晶体管的技术。

而且，美国专利No.8916432公开了一种在其中绝缘膜(ONO膜)通过将氧化膜、氮化膜和氧化膜顺序地堆叠在具有MOS晶体管区域和非易失性存储器晶体管的半导体衬底上形成并且然后被形成在MOS晶体管区域上的ONO膜被移除的技术。

发明内容

对于MONOS晶体管的栅极绝缘膜而言，氧化硅膜通过将半导体衬底热氧化首先被形成为下膜，氮化硅膜在下膜上被形成为电荷存储层，并且然后氧化硅膜在电荷存储层上被形成为上膜。这时候，为了改进诸如保持性的非易失性存储器特性，下膜在NO或者N₂O的气氛中被热处理以便将氮引入到下层与半导体衬底之间的界面。然而，热处理在半导体衬底上被执行并且因此可以改变或者劣化在来自MONOS晶体管的不同的区域中形成的MISFET的特性。

其它问题和新颖特征将由本说明书的描述和附图澄清。

根据实施例，一种制造包括其中第一MISFET将被形成的第一区域和其中第二MISFET将被形成的第二区域的半导体器件的方法，包括以下步骤：(a)在第一区域和第二区域中的半导体衬底上形成第一绝缘膜，和(b)在第一绝缘膜上形成由来自第一绝缘膜的不同的材料制成的保护膜。

根据实施例，一种制造包括其中第一MISFET将被形成的第一区域和其中第二MISFET将被形成的第二区域的半导体器件的方法，包括以下步骤：(a)在第一区域和第二区域中的半导体衬底上形成第一绝缘膜，和(b)在第一绝缘膜上形成由来自第一绝缘膜的不同的材料制成的保护膜。制造半导体器件的方法还包括以下步骤：(e)通过在第二区域的第一绝缘膜被覆盖有保护膜的状态下在包含氮和氧的气氛中的半导体衬底上执行热处理将氮引入第一区域中的半导体衬底与第二绝缘膜之间的界面。制造半导体器件的方法还包括以下步骤：(f)移除第二区域的保护膜；(g)在第一区域的第二绝缘膜和第二区域的第一绝缘膜上形成第一导电膜；以及(h)通过将第一导电膜图案化形成第一区域中的第一MISFET的第一栅极电极和第二区域中的第二栅极电极。

根据实施例，半导体器件的可靠性能够提高。

附图说明

图1是根据实施例的示出用作半导体器件的半导体芯片的布局的电路块图；