[发明专利]一种倒装芯片的加工方法在审

专利信息
申请号: 201811145972.4 申请日: 2018-09-29
公开(公告)号: CN109461803A 公开(公告)日: 2019-03-12
发明(设计)人: 张文杰;谢亮;金湘亮 申请(专利权)人: 江苏芯力特电子科技有限公司
主分类号: H01L33/32 分类号: H01L33/32;H01L33/06;H01L33/10;H01L33/36;H01L33/40;H01L33/00
代理公司: 南京纵横知识产权代理有限公司 32224 代理人: 董建林
地址: 212415 江苏省镇江*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 倒装芯片 键合 金属电极层 金属接触层 漏电 电流分布 散热基板 上大下小 直接封装 衬底层 电压低 隔离层 量子阱 漏斗状 刻蚀 前体 加工 开口 环绕 生长
【权利要求书】:

1.一种倒装芯片的加工方法,其特征在于,包括以下步骤:

S1、在衬底层上外延依次生长N-GaN、量子阱、P-GaN和金属电极层,N-GaN和衬底相连,所述P-GaN和所述金属电极层相连,所述量子阱位于所述N-GaN和P-GaN之间,金属电极层暴露出部分P-GaN;

S2、金属电极层包括欧姆接触层、反射层和保护层,欧姆接触层形成于所述P-GaN上,反射层形成于所述欧姆接触层上,保护层形成于所述反射层上,制作图形保护层,并在图形保护层上制作贯穿至欧姆接触层的凹坑,制作后的保护层呈漏斗状,所述漏斗状的开口上大下小;

S3、在步骤S4中的凹坑内沉积反射层,反射层全部沉积在凹坑内, 在反射层上覆盖保护层;

S4、依次刻蚀所述P-GaN和量子阱,暴露出部分N-GaN,在N-GaN表面形成N电极;

S5、在N-GaN、金属电极层和N电极上形成隔离层;

S6、刻蚀所述隔离层,暴露出部分金属电极层和部分N电极;

S7、在所述隔离层上分别形成键合P电极和键合N电极以使键合P电极和键合N电极位于同一平面,所述键合P电极与所述金属电极层相连,所述键合N电极与所述N电极相连;

S8、直接将所述键合P电极和所述键合N电极封装在一平面的散热基板表面。

2.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤2中,通过光罩蚀刻在保护层上制作凹坑。

3.根据权利要求2所述的一种倒装芯片的加工方法,其特征在于,所述光罩蚀刻使用光刻胶进行,光刻胶对保护层的蚀刻选择比小于所述光刻胶对欧姆接触层的蚀刻选择比。

4.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤3中,通过小角度沉积生长反射层, 通过大角度沉积生长所述保护层。

5.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤2中,欧姆接触层为ITO、AZO、ZnO或NiAu。

6.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤3中,反射层包括多层材料,分别由Ni/Ag/Ti/Pt/Au组成、 Ni/Al/Ti/Pt/Au组成、 Ni/Ag/Ni/Au组成、或由Ni/Al/Ti/Au组成。

7.根据权利要求6所述的一种倒装芯片的加工方法,其特征在于,所述Ag或Al的厚度范围均为50nm~300nm。

8.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤5中,隔离层为SiO 2 或Si3N4

9.根据权利要求1所述的一种倒装芯片的加工方法,其特征在于,所述步骤7中,键合P电极和键合N电极为圆形或多边形。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏芯力特电子科技有限公司,未经江苏芯力特电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811145972.4/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top