[发明专利]半导体存储器电容接点结构及制备方法

权利要求书

1.一种半导体存储器电容接点结构的制备方法，其特征在于，包括：

1)提供半导体衬底，所述半导体衬底的表面包含若干有源区，在所述半导体衬底上形成有若干连接所述有源区的位线；

2)在所述半导体衬底上形成导电层，所述导电层填满所述位线之间的间隙及所述位线外侧区域；

3)在所述导电层上形成图形化掩膜层，所述图形化掩膜层的覆盖范围由电容接点结构的位置所定义，所述电容接点结构分布于所述位线之间的所述有源区上；

4)以所述图形化掩膜层刻蚀去除裸露的所述导电层，以形成电容接点结构，并暴露出部分所述半导体衬底；及

5)于所述半导体衬底上形成介质层，所述介质层至少填满所述位线与所述电容接点结构之间的间隙及相邻所述位线之间的间隙。

2.根据权利要求1所述的半导体存储器电容接点结构的制备方法，其特征在于，在步骤2)之前，还包括在所述位线的侧壁形成侧壁隔离层的步骤，在所述位线的侧壁形成侧壁隔离层的步骤包括：在所述位线顶部和侧壁以及所述半导体衬底的表面上沉积侧壁隔离层材料，使用各向异性的干法刻蚀去除位于所述位线顶部及所述半导体衬底的表面的所述侧壁隔离层材料。

3.根据权利要求1所述的半导体存储器电容接点结构的制备方法，其特征在于，步骤5)于所述衬底上形成所述介质层包括如下步骤：

5-1)于所述半导体衬底的表面及所述位线的顶部及侧壁形成二氧化硅层；及

5-2)于所述二氧化硅层表面形成氮化硅层；

所述氮化硅层及所述二氧化硅层共同构成所述介质层。

4.根据权利要求1所述的半导体存储器电容接点结构的制备方法，其特征在于，步骤5)于所述衬底上形成所述介质层包括如下步骤：

5-1)于所述半导体衬底的表面及所述位线的顶部及侧壁形成第一氮化硅层；

5-2)于所述氮化硅层表面形成二氧化硅层；及

5-3)于所述二氧化硅层表面形成第二氮化硅层；

所述第一氮化硅层、所述二氧化硅层及所述第二氮化硅层共同构成所述介质层。

5.根据权利要求1所述的半导体存储器电容接点结构的制备方法，其特征在于，在步骤3)中，采用间距加倍技术形成所述图形化掩膜层，包括如下步骤：

3-1)在所述导电层的表面以及所述位线的顶部形成图形化牺牲层；

3-2)在所述图形化牺牲层的顶部和侧壁、所述导电层的表面以及所述位线的顶部沉积掩膜材料；

3-3)刻蚀去除位于所述图形化牺牲层的顶部、所述导电层的表面以及所述位线的顶部的所述掩膜材料，保留位于所述图形化牺牲层侧壁的所述掩膜材料；及

3-4)去除所述图形化牺牲层，保留的所述掩膜材料形成所述图形化掩膜层。

6.一种半导体存储器电容接点结构，其特征在于，包括：

表面包含若干有源区的半导体衬底；

若干位线，位于所述半导体衬底上，连接所述有源区；

电容接点结构，位于所述位线之间的所述有源区上，下方连接所述有源区；

介质层，所述介质层至少填满所述位线与所述电容接点结构之间的间隙及相邻所述位线之间的间隙；

侧壁隔离层，覆盖于所述位线的侧壁，所述位线通过所述侧壁隔离层与所述电容接点结构分隔；及

电容结构，位于所述电容接点结构的上方，连接所述电容接点结构。

7.根据权利要求6所述的半导体存储器电容接点结构，其特征在于，所述位线包括叠层结构及覆盖于所述叠层结构外围的侧墙结构，其中，所述叠层结构包括由下至上依次叠置的隔离绝缘层、导线主体层及顶层介质层。

8.根据权利要求6所述的半导体存储器电容接点结构，其特征在于，所述半导体存储器电容接点结构还包括浅沟槽隔离结构及埋入式字线，所述浅沟槽隔离结构及所述埋入式字线形成于所述半导体衬底内，所述若干有源区由所述浅沟槽隔离结构隔离。

9.根据权利要求6所述的半导体存储器电容接点结构，其特征在于，所述电容接点结构包括多晶硅柱状结构。