[发明专利]数据传输方法及相关产品

权利要求书

1.一种计算装置，其特征在于，所述计算装置包括多个计算载体、与所述多个计算载体中每一计算载体的片上缓存电路连接的片上存储数据通路控制电路、以及与所述片上存储数据通路控制电路连接的片上缓存电路数据通路，其中：

所述片上存储数据通路控制电路，用于接收所述多个计算载体中的第一计算载体的第一片上缓存电路发送的数据传输指令；对所述数据传输指令进行译码，以得到发送数据地址和接收数据地址，所述接收数据地址为所述多个计算载体中的第二计算载体的第二片上缓存电路中的一个地址；

所述片上缓存电路数据通路，用于根据所述发送数据地址获取目标数据，并将所述目标数据传输至所述接收数据地址；

所述计算载体包括至少一个计算单元，所述计算单元包括：主处理电路、分支处理电路与基础处理电路，所述主处理电路与所述分支处理电路连接，所述基础处理电路与所述分支处理电路连接，其中：

所述主处理电路，用于获取所述计算单元以外的数据，并将该数据划分成广播数据和分发数据；

所述主处理电路，用于将所述广播数据以广播方式发送给所有分支处理电路，将所述分发数据选择性的分发给不同的分支处理电路；

所述分支处理电路，用于在所述主处理电路与所述基础处理电路之间转发数据；

所述基础处理电路，用于接收所述分支处理电路转发的广播数据和分发数据，并对该广播数据和分发数据执行运算得到运算结果，将该运算结果发送至所述分支处理电路；

所述主处理电路，用于接收分支处理电路转发的所述基础处理电路的运算结果，将该运算结果进行处理得到计算结果。

2.根据权利要求1所述的计算装置，其特征在于，所述片上存储数据通路控制电路包括指令缓存单元、与所述指令缓存单元连接的指令译码单元及与所述指令缓存单元和所述指令译码单元连接的内存管理单元，其中：

所述指令缓存单元，用于缓存所述数据传输指令；

所述指令译码单元，用于对所述数据传输指令进行译码，以得到所述发送数据地址和所述接收数据地址；

所述内存管理单元，用于管理所述数据传输指令。

3.根据权利要求2所述的计算装置，其特征在于，所述内存管理单元包括地址映射模块、请求仲裁模块和一致性控制模块，其中：

所述地址映射模块，用于确定所述接收数据地址对应的所述第二片上缓存电路；

所述请求仲裁模块，用于若所述指令缓存单元包括多个所述数据传输指令，则确定所述多个数据传输指令中每一数据传输指令的执行顺序；

所述一致性控制模块，用于保证数据传输一致性。

4.根据权利要求1-3任一项所述的计算装置，其特征在于，所述计算装置还包括快速外部设备互连总线PCIE数据通路，用于实现所述多个计算载体中任意两个计算载体的片外缓存电路之间的数据传输。

5.根据权利要求1-3任一项所述的计算装置，其特征在于，所述多个计算载体包括中央处理器CPU、图像处理器GPU、专用集成电路ASIC、现场可编程逻辑门阵列FPGA、粗粒度可重构阵列CGRA或数字信号处理器DSP中的至少两种。

6.根据权利要求1-3任一项所述的计算装置，其特征在于，所述主处理电路，具体用于将所述广播数据以一次广播或多次广播发送给所有分支处理电路；

所述基础处理电路具体用于对该广播数据和分发数据执行内积运算、乘积运算或向量运算得到运算结果。

7.一种组合处理装置，其特征在于，所述组合处理装置包括如权利要求1-6任意一项所述的计算装置，通用互联接口和其他处理装置；

所述计算装置与所述其他处理装置进行交互，共同完成用户指定的计算操作。

8.一种系统级芯片，其特征在于，包括如权利要求1-6任意一项所述的计算装置或如权利要求7所述的组合处理装置。