[发明专利]一种基于FPGA的数据交互方法及装置有效

专利信息
申请号: 201811160055.3 申请日: 2018-09-30
公开(公告)号: CN109388597B 公开(公告)日: 2020-06-09
发明(设计)人: 张代生;吴刚;刘彦静 申请(专利权)人: 杭州迪普科技股份有限公司
主分类号: G06F13/20 分类号: G06F13/20
代理公司: 北京博思佳知识产权代理有限公司 11415 代理人: 林祥
地址: 310051 浙江省杭*** 国省代码: 浙江;33
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 基于 fpga 数据 交互 方法 装置
【权利要求书】:

1.一种基于FPGA的数据交互方法,其特征在于,所述方法包括:

现场可编程门阵列FPGA内的虚拟P2P桥接收第一终端发送的TLP类型的数据包,并将所述数据包存储于缓存单元中;

所述FPGA内的业务单元对所述数据包进行解析,获取所述数据包对应的目的终端地址和地址路由,以及根据所述目的终端地址确定第二终端;

判断所述第二终端与所述FPGA连接的总线的状态;

当确定所述总线的状态处于空闲状态时,从所述缓存单元中读取所述数据包,并将所述数据包通过所述虚拟P2P桥发送给第二终端。

2.根据权利要求1所述的方法,其特征在于,所述数据包还包括:优先级信息。

3.根据权利要求2所述的方法,其特征在于,所述方法还包括:

根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。

4.根据权利要求1所述的方法,其特征在于,所述FPGA的上游端口与中央处理器CPU连接,所述FPGA的多个下游端口分别于终端连接;

所述连接均通过PCIe总线连接。

5.根据权利要求1所述的方法,其特征在于,所述方法还包括:

配置所述FPGA的SerDes接口,实现所述FPGA通过所述SerDes接口与CPU连接。

6.一种基于FPGA的数据交互装置,其特征在于,所述装置包括:

接收模块,用于接收第一终端发送的TLP类型的数据包,并将所述数据包存储于缓存单元中;

解析模块,用于对所述数据包进行解析,获取所述数据包对应的目的终端地址和地址路由,以及根据所述目的终端地址确定第二终端;

判断模块,用于判断所述第二终端与所述FPGA连接的总线的状态;

发送模块,用于当确定所述总线的状态处于空闲状态时,从所述缓存单元中读取所述数据包,并将所述数据包通过虚拟P2P桥发送给第二终端。

7.根据权利要求6所述的装置,其特征在于,所述数据包还包括:优先级信息。

8.根据权利要求7所述的装置,其特征在于,所述发送模块,还用于根据所述优先级信息确定通过所述虚拟P2P桥发送所述数据包的顺序。

9.根据权利要求6所述的装置,其特征在于,所述装置的上游端口与中央处理器CPU连接,所述装置的多个下游端口分别于终端连接;

所述连接均通过PCIe总线连接。

10.根据权利要求6所述的装置,其特征在于,所述装置还包括:

配置模块,用于配置所述装置的SerDes接口,实现所述装置通过所述SerDes接口与CPU连接。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于杭州迪普科技股份有限公司,未经杭州迪普科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201811160055.3/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top