[发明专利]一种适用于专用集成电路设计的交错匹配滤波方法

说明书

本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，属于专用集成电路技术领域。本发明实现方法为：首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，取反操作利用按位取反后补偿的方式来完成；最后利用流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果。本发明具有如下优点：(1)能够简化数字匹配滤波器设计结构；(2)优化逻辑时序，节省逻辑资源；(3)缩短时序路径，能够满足更高时序要求；(4)输出结果仍是顺序的各路采样值匹配滤波结果，有易于进行后续信号处理。

技术领域

本发明涉及一种适用于专用集成电路设计的交错匹配滤波方法，属于专用集成电路技术领域。

背景技术

专用集成电路(ASIC)是为达到某种专门目的而设计的集成电路，在专用扩频基带信号处理芯片设计中，码相位的捕获和解扩解调均依赖于数字匹配滤波器的输出。ASIC设计成本和逻辑资源消耗密切相关，因此数字匹配滤波器的逻辑资源消耗是ASIC设计中一个关键的指标。

对于N倍chip速率过采样信号，如果用N个全流水结构和并行相乘相加的方法来完成匹配滤波，则会造成逻辑资源N倍的增长，这在ASIC设计中是无法接受的。而本发明提出的适用于ASIC设计的交错匹配滤波方法对延时后的信号进行奇偶交错匹配滤波，并用按位取反后补偿的操作替代乘法器完成数据的取反，显著减少逻辑资源的消耗，满足ASIC设计的要求。

发明内容

为解决对扩频信号N倍chip速率采样后信号进行匹配滤波时消耗逻辑资源过大的问题，本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，采用对过采样信号延时后进行奇偶交错匹配滤波和按位取反后补偿的操作完全替代乘法器完成数据的取反的方式，完成对N倍chip速率过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。

本发明是通过以下技术方案实现的。

本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，首先利用延时单元对扩频过采样信号进行延时；然后对延时后的数据进行判断处理，根据PN码相应位置的值对延时信号进行直接输出或者取反输出，其中的取反操作利用按位取反后补偿的方式来完成；最后利用一个流水线加法器树对判断处理后的数据进行逐级相加和寄存，最后一级加法运算的结果加上补偿值即为奇偶交错匹配滤波的输出结果，至此，完成对过采样信号的匹配滤波，能够减少逻辑资源消耗和降低设计复杂度。

本发明公开的一种适用于专用集成电路设计的交错匹配滤波方法，包括如下步骤：

步骤一、将M位的PN码写入M位的寄存器R，并统计PN码序列中“1”的总数为S_adj，并对M倍扩频信号进行N倍chip速率过采样。

步骤二、对扩频信号进行多级延时。

将采样信号送入第一个延时单元，所述延时单元共有M个，且各个延时单元首尾相连，即前一个延时单元的数据输出与下一个延时单元的数据输入相连。每个延时单元中有N个延时器，每个延时器的延时周期是1个时钟周期。

步骤三、对延时数据进行判断处理。

在每个延时单元末尾处进行抽头，每个抽头后设置一个判断处理单元P_i对延时单元输出数据进行判断处理。如果寄存器R的第i位数值为0，则P_i对第i个抽头处的数据不进行处理并从P_i输出；如果寄存器R的第i位数值为1，则P_i对第i个抽头处的数据按位取反后从P_i输出。其中i的取值为1,2,3,…,M。

步骤四、对判断处理后数据进行第1级加法运算并寄存。