[发明专利]延迟锁相回路电路及其单位粗延迟选择方法

权利要求书

1.一种延迟锁相回路电路，包括：

频率检测器，接收重置信号与时脉信号，其中所述频率检测器配置为基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号；以及

单位粗延迟选择器，耦接至所述频率检测器，其中所述单位粗延迟选择器配置为选择所述多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制所述延迟锁相回路电路的时序。

2.根据权利要求1所述的延迟锁相回路电路，其中所述频率检测器包括：

时序位移暂存器，接收所述重置信号和所述时脉信号来执行所述重置信号的所述时序位移，以基于所述时脉信号对所述重置信号的时序进行位移来产生经位移重置信号；

延迟线，耦接至所述时序位移暂存器，接收所述重置信号来执行所述重置信号的所述依序延迟，以对所述重置信号依序进行延迟来产生多个粗延迟信号；以及

取样电路，耦接至所述延迟线与所述时序位移暂存器，接收所述经位移重置信号与所述多个粗延迟信号来执行所述取样操作，以基于所述多个粗延迟信号的相同信号边缘来取样所述经位移重置信号以产生所述多个决定信号。

3.根据权利要求2所述的延迟锁相回路电路，其中所述延迟线包括依序串联的多个粗延迟电路，用以产生所述多个粗延迟信号。

4.根据权利要求2所述的延迟锁相回路电路，其中所述取样电路包括多个闩锁电路，且所述多个闩锁电路中的每一者根据所述多个粗延迟信号中相对应粗延迟信号的上升边缘是否落于所述经位移重置信号的脉冲期间内，而分别产生所述多个决定信号中相对应决定信号。

5.根据权利要求1所述的延迟锁相回路电路，其中所述单位粗延迟选择器包括多个逻辑门，其中所述多个逻辑门中的每一者接收所述多个决定信号中两个相邻的决定信号，以产生多个粗延迟选择信号中相对应的一者，且所述单位粗延迟选择器根据所述多个粗延迟选择信号选择所述多个决定信号中具有最早转态时间的一者作为所述经选粗延迟信号。

6.根据权利要求1所述的延迟锁相回路电路，其中所述经选粗延迟信号表示粗延迟操作中用以锁定所述时脉信号的相位所需要的单位粗延迟数量。

7.一种单位粗延迟的选择方法，适用于包含频率检测器与单位粗延迟选择器的延迟锁相回路电路，所述单位粗延迟的选择方法包括：

通过所述频率检测器接收重置信号与时脉信号；

通过所述频率检测器基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号；以及

通过所述单位粗延迟选择器选择所述多个决定信号中具有最早转态时间的一者作为经选粗延迟信号，以控制所述延迟锁相回路电路的时序。

8.根据权利要求7所述的单位粗延迟的选择方法，其中所述频率检测器包括时序位移暂存器、延迟线与取样电路，所述通过所述频率检测器基于所述重置信号的时序位移与所述重置信号的依序延迟来执行取样操作，以检测所述时脉信号的时脉频率并产生多个决定信号的步骤包括：

通过所述时序位移暂存器执行所述重置信号的所述时序位移，以基于所述时脉信号对所述重置信号的时序进行位移来产生经位移重置信号；

通过所述延迟线执行所述重置信号的所述依序延迟，以对所述重置信号依序进行延迟来产生多个粗延迟信号；以及

通过所述取样电路执行所述取样操作，以基于所述多个粗延迟信号的相同信号边缘来取样所述经位移重置信号，以产生所述多个决定信号。

9.根据权利要求8所述的单位粗延迟的选择方法，其中所述延迟线包括依序串联的多个粗延迟电路，用以产生所述多个粗延迟信号。

10.根据权利要求8所述的单位粗延迟的选择方法，其中所述取样电路包括多个闩锁电路，且所述多个闩锁电路中的每一者根据所述多个粗延迟信号中相对应粗延迟信号的上升边缘是否落于所述经位移重置信号的脉冲期间内，而分别产生所述多个决定信号中相对应决定信号。