[发明专利]微流控芯片及其驱动方法

权利要求书

1.一种微流控芯片，包括：衬底基板、驱动单元阵列、第一解码电路和第二解码电路，

其中，所述驱动单元阵列、所述第一解码电路和所述第二解码电路均集成在所述衬底基板上；

所述第一解码电路被配置为生成并输出目标扫描驱动信号至所述驱动单元阵列；

所述第二解码电路被配置为生成并输出目标驱动电压信号至所述驱动单元阵列；

所述驱动单元阵列包括多个驱动单元，被配置为基于所述目标扫描驱动信号和所述目标驱动电压信号控制液滴在所述驱动单元阵列上的操作。

2.根据权利要求1所述的微流控芯片，其中，所述多个驱动单元的每个驱动单元的第一端与所述第一解码电路连接，

所述多个驱动单元的每个驱动单元的第二端与所述第二解码电路连接。

3.根据权利要求2所述的微流控芯片，其中，所述多个驱动单元中的每个驱动单元包括晶体管和驱动电极，

所述多个驱动单元中的每个驱动单元的第一端包括所述晶体管的栅极，

所述多个驱动单元中的每个驱动单元的第二端包括所述晶体管的第一极，

所述多个驱动单元中的每个驱动单元中，所述晶体管的第二极与所述驱动电极连接。

4.根据权利要求2所述的微流控芯片，还包括：多条第一信号线和多条第二信号线，其中，所述多个驱动单元阵列排布为多行多列，

所述多个驱动单元中位于同一行的驱动单元的第一端通过所述多条第一信号线中的同一条第一信号线与所述第一解码电路连接；

所述多个驱动单元中位于同一列的驱动单元的第二端通过所述多条第二信号线中的同一条第二信号线与所述第二解码电路连接。

5.根据权利要求2所述的微流控芯片，其中，所述第一解码电路包括多个级联的移位寄存器单元，所述多个级联的移位寄存器单元被配置为输出多个扫描驱动信号，所述多个扫描驱动信号包括所述目标扫描驱动信号。

6.根据权利要求5所述的微流控芯片，其中，所述衬底基板包括中间区域和围绕所述中间区域的周边区域，

所述驱动单元阵列集成在所述中间区域，所述第一解码电路和所述第二解码电路集成在所述周边区域。

7.根据权利要求6所述的微流控芯片，还包括信号输入电路，

其中，所述信号输入电路集成在所述周边区域，且与所述第一解码电路和所述第二解码电路电连接；

所述信号输入电路包括多个电源接口、多个控制信号接口和多个数据信号接口。

8.根据权利要求7所述的微流控芯片，其中，所述多个控制信号接口包括扫描时钟信号接口，所述多个级联的移位寄存器单元的输出时钟信号端与所述扫描时钟信号接口连接。

9.根据权利要求8所述的微流控芯片，其中，所述第一解码电路还包括反相子电路，

第2L-1级移位寄存器单元的输出时钟信号端与所述扫描时钟信号接口连接，第2L级移位寄存器单元的输出时钟信号端通过所述反相子电路与所述扫描时钟信号接口连接，其中，L为大于0的整数。

10.根据权利要求7所述的微流控芯片，其中，所述多个控制信号接口还包括扫描使能信号接口，所述第一解码电路还包括扫描输出控制子电路，

所述扫描输出控制子电路与所述扫描使能信号接口连接，且被配置为接收所述多个扫描驱动信号，并在所述扫描使能信号接口的控制下将所述多个扫描驱动信号中的所述目标扫描驱动信号输出至所述驱动单元阵列。

11.根据权利要求7所述的微流控芯片，其中，所述第二解码电路包括M个输出通道和多路复用电路，所述多个驱动单元阵列排布为M列，

所述M个输出通道分别与所述多个驱动单元的M列对应，以用于输出所述目标驱动电压信号，

所述多个数据信号接口被配置为接收多个数据信号，

所述多路复用电路与所述多个数据信号接口连接以接收所述多个数据信号，被配置为将所述多个数据信号分别施加至所述M个输出通道。