[发明专利]一种数据保护方法、系统和计算机可读存储介质

说明书

本申请公开了一种数据保护方法包括：PCH将ADR‑Trigger信息传送到CPU，并且PCH控制计时装置计时，以使CPU将ADR protected buffers的数据刷新到NVDIMM的DRAM中，并发送反馈信息至PCH；根据反馈信息向所述NVDIMM发送ADR‑Complete信息，以便实现数据保存。通过在CPU与PCH之间建立反馈信息的传递，PCH接收反馈信息获知数据刷新成功从而向NVDIMM发送信息以便数据保存，避免了相关技术在数据未刷新成功仍发送信息的现象发生，进而减小数据丢失的风险提高存储产品的安全性。还提供了PCH、CPU、数据保护系统和计算机可读存储介质，具有上述有益效果。

技术领域

本申请涉及数据保护领域，特别涉及一种数据保护方法、PCH、CPU、系统和计算机可读存储介质。

背景技术

计算机系统的计算结果和服务信息都是临时存在内存中，这些数据在系统掉电后将丢失，甚至能引起整个系统的崩溃。在系统异常掉电时，NVDIMM(Non-Volatile DIMM，非易失性内存条)借助其后备超级电容作为动力源，在短时间内将数据保存。NVDIMM能够解决系统异常掉电情况下，内存数据的保存工作，并在恢复正常运行后，继续工作。在系统异常掉电后该系统能短时间内将整个计算机系统当前的工作状态保存至NVDIMM，在系统重新运行后，立即恢复之前的运行状态。

在系统掉电或者全局复位的时候，当存储系统电源发生异常时，CPLD(ComplexProgrammable Logic Device，复杂可编程逻辑器)接收到PSU(Power Supply Unit，电源供应器)在系统异常或者断电时发出的AC Fail信号，并将ADR-Trigger信号通知到PCH(Platform Controller Hub，集成南桥)，PCH控制计时装置计时并同时通知到CPU使得CPU将ADR protected buffers的数据刷新到NVDIMM的DRAM(Dynamic Random Access Memory，动态随机存取存储器)，PCH计时达到预设时间后，发出ADR-Complete信息至NVDIMM，将DRAM数据保存到非易失性内存芯片中。

但是在此过程中不管ADR protected buffers的数据是否刷到了DRAM中，只要PCH中的计时装置达到设定值就会触发数据保存，易造成数据丢失的风险，数据安全性较低。

因此如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种数据保护方法、PCH、CPU、系统和计算机可读存储介质，能够减小数据丢失的风险，提高存储产品安全性能的指标。

为解决上述技术问题，本申请提供一种数据保护方法，包括：

PCH将ADR-Trigger信息传送到CPU，并且所述PCH控制计时装置计时，以使所述CPU将ADR protected buffers的数据刷新到NVDIMM的DRAM中，并发送反馈信息至所述PCH；其中，所述ADR-Trigger信息是所述PCH接收到的CPLD接收到PSU异常信号时向所述PCH发出的信号；

所述PCH接收到所述反馈信息且控制所述计时装置停止计时；

根据所述反馈信息向所述NVDIMM发送ADR-Complete信息，以便实现数据保存。

优选地，还包括：

当数据保存完成，则发送数据保存完成信息至显示装置，以使在展示区进行显示。

本申请提供一种PCH，包括：