[发明专利]通孔阵列的形成方法及半导体器件的形成方法

说明书

本发明提供了一种通孔阵列的形成方法及半导体器件的形成方法。通过第二掩膜层优化第一分格阵列的图形，以将第一分格阵列中位于边缘位置的第一分格和第二分格相互连通，相当于消除了不希望形成的第一分格，或者也可以认为，当第一分格存在开口尺寸较小的问题时，通过与第二分格的合并，克服了最终所形成的第二分格阵列中存在开口尺寸较小的分格的缺陷，确保后续在将第二分格阵列复制至衬底中以形成通孔阵列时，可使通孔阵列中的各个通孔均能够延伸至衬底的预定深度位置中。

技术领域

本发明涉及半导体技术领域，特别涉及一种通孔阵列的形成方法以及一种半导体器件的形成方法。

背景技术

随着半导体技术的不断进步，半导体器件的工艺节点正不断减小，这也相应的使光刻工艺的窗口越来越小。基于此，双重图形的光刻技术被提出。例如，可利用双重图形的光刻技术制备出更为密集且尺寸更小的孔(Hole)阵列。

具体的，用于界定出孔阵列的光刻工艺中，通常需要采用两个掩膜版，两个掩膜版上分别形成有两种沿着不同方向延伸的线条，从而在将两个掩膜版叠加以定义出的孔阵列时，两个掩膜版上的两种线条相交以界定出多个分格，一个分格即可对应一个孔。其中，在界定分格时，为确保所界定出的分格数量和位置能够与需形成的孔阵列对应，通常是使界定出的分格数量大于孔阵列中的孔数量，即界定出的多个分格中部分分格构成分格阵列，以对应所述孔阵列，以及多于分格阵列的分格排布在所述分格阵列的外围。为此，两个掩膜版上的两种线条均是从分格阵列的阵列区延伸至非阵列区中，从而可确保在阵列区中能够界定出分格阵列。

此时，还需利用一个掩蔽掩膜版遮盖非阵列区中多余的分格，从而确保仅在阵列区中界定出分格阵列，而不会界定出非分格阵列的分格。然而，由两种线条相交所界定出的分格阵列，其边界形状不一定为直线型边界，当分格阵列的边界形状为波浪型边界时，即意味着有不需要的分格嵌入到分格阵列中，因此所述掩蔽掩膜版在靠近分格阵列的边界形状也相应的为波浪型边界，以掩蔽不希望界定出的分格。

然而，在结合掩蔽掩膜版执行光刻工艺时，由于光刻工艺的对准精度的限制，极易发生三个掩膜版之间存在位置偏差，从而将导致掩蔽掩膜版在遮盖分格阵列的边界时也产生位置偏差，进而无法完全遮盖不希望界定出的分格，该不希望界定出的分格被暴露出后，将进一步导致后续会形成不希望形成的孔。

发明内容

本发明的目的在于提供一种通孔阵列的形成方法，包括：

提供一衬底，所述衬底上具有阵列区和非阵列区，且所述衬底上还形成有第一掩膜层；

形成图形定义层在所述衬底上，所述图形定义层在所述阵列区中形成有第一分格阵列，所述第一分格阵列中位于所述阵列区的边缘位置的分格构成第一分格，以及位于所述阵列区的被所述边缘位置包围的内部位置的分格构成第二分格；

形成第二掩膜层在所述图形定义层上，所述第二掩膜层中形成有掩膜开口，所述掩膜开口暴露出所述第一分格阵列中的所述第一分格以及与所述第一分格相邻的部分所述第二分格；以及，

以所述第二掩膜层为掩膜，刻蚀所述图形定义层中位于所述第一分格和所述第二分格之间的间隔墙，以使所述第一分格和所述相邻的部分所述第二分格相互连通，并构成第二分格阵列在刻蚀后的图形定义层中；以及，

以刻蚀后的图形定义层为掩膜，依次刻蚀所述第一掩膜层和所述衬底，以形成对应所述第二分格阵列的通孔阵列在所述衬底中。

可选的，利用一组合掩膜版界定出所述第一分格阵列的图形，所述组合掩膜版包括：

第一掩膜版，形成有多条平行的第一线条，所述第一线条对应贯穿阵列区并延伸至非阵列区中；

第二掩膜版，形成有多条平行的第二线条，所述第二线条对应贯穿所述阵列区并延伸至非阵列区中，所述第二掩膜版的所述第二线条用于和所述第一掩膜版的所述第一线条相交，以界定多个分格图形；以及，