[发明专利]反并联二极管装置

说明书

一种反并联二极管装置。所述反并联二极管装置包括第一半导体、第二半导体、第三半导体以及第三二极管。第一半导体的导电型为第一导电型，而第二半导体的导电型与第三半导体的导电型为第二导电型。第二半导体接触于第一半导体，使得第一半导体与第二半导体形成第一二极管。第三半导体接触于第一半导体，使得第一半导体与第三半导体形成第二二极管。第三二极管的第一端电性连接至第一半导体。第三二极管的第一端的导电型为第二导电型。

技术领域

本发明是有关于一种电压钳位装置，且特别是有关于一种反并联二极管装置。

背景技术

图1是一种反并联二极管装置200的电路示意图。此反并联二极管装置200包括二极管207、208、209、210、211以及212。此反并联二极管装置200可用于集成电路(integratedcircuit,IC)的静电放电(electrostatic discharge,ESD)防护电路、电压分压器电路(voltage divider circuit)与电压钳位器(voltage clamper)等等。以集成电路的静电放电防护为例，二极管207的阴极与二极管210的阳极可耦接至集成电路的焊垫(pad)205，而二极管212的阴极与二极管209的阳极可耦接至集成电路的参考电压端206。反并联二极管装置200可以提供焊垫205的电压钳位或静电放电防护。

在无静电发生的正常操作状况下，焊垫205可以传输信号。当焊垫205的信号的电压准位高于参考电压端206的电压准位时，焊垫205与参考电压端206的电压差小于二极管210、211以及212的顺向导通电压之和。当焊垫205的信号的电压准位低于参考电压端206的电压准位时，焊垫205与参考电压端206的电压差小于二极管209、208以及207的顺向导通电压之和。因此，反并联二极管装置200不影响集成电路的正常操作。

在静电脉冲发生于焊垫205时，若静电脉冲为正脉冲，则静电放电电流可以从焊垫205经由二极管210、211以及212而被导引至参考电压端206。若静电脉冲为负脉冲，则负静电放电电流也可以从焊垫205经由二极管207、208以及209而被导引至参考电压端206。

当静电放电发生导致反并联二极管装置200的二极管210～212顺向导通时，二极管207、208与209处于逆向偏压状态，相邻两二极管之间的节点的电压是不确定的。亦即，二极管207、208与209三者的跨压可能是不均衡(或是不相等)。在二极管207、208与209三者的跨压是不均衡的情况下，具有较大跨压的二极管可能会崩溃(被高压击穿)，如此可能造成该二极管损坏。反之，当静电放电发生导致反并联二极管装置200的二极管207～209顺向导通时，二极管210、211与212处于逆向偏压状态，二极管210、211以及212的不均衡问题可以参照前述二极管207、208与209的相关说明来类推，故不再赘述。

发明内容

本发明的一实施例提供一种反并联二极管(Anti-parallel diode)装置。所述反并联二极管装置包括第一半导体、第二半导体、第三半导体以及第三二极管。第一半导体为第一导电型，而第二半导体与第三半导体为第二导电型。第二半导体接触于第一半导体，使得第一半导体与第二半导体形成第一二极管。第三半导体接触于第一半导体，使得第一半导体与第三半导体形成第二二极管。第三二极管的第一端电性连接至第一半导体。第三二极管的第一端的导电型为第二导电型。

为让本发明的上述特征能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是现有技术中一种反并联二极管装置的电路示意图。

图2是依照本发明的第一实施例所绘示的一种反并联二极管装置的布局示意图。

图3是依照本发明图2所绘示的反并联二极管装置的等效电路示意图。

图4是依照本发明的第二实施例所绘示的一种反并联二极管装置的布局示意图。