[发明专利]半导体存储器装置及制造半导体存储器装置的方法

说明书

本文描述的实施例大体上涉及半导体存储器装置及制造所述半导体存储器装置的方法。根据一个实施例，一种半导体存储器装置包含堆叠体、存储器柱、第一及第二绝缘层及隔离区。衬底上方的所述堆叠体包含彼此隔离并且沿与所述衬底表面交叉的第一方向堆叠的导电层。所述存储器柱沿所述第一方向延伸穿过所述堆叠体。所述第一绝缘层设置在所述存储器柱上方。所述隔离区沿所述第一方向设置为高于所述堆叠体中的所述存储器柱的上表面，并且在与所述第一方向交叉的第二方向上隔离所述堆叠体。所述第二绝缘层设置在所述第一绝缘层及所述隔离区的侧壁上。

相关申请案的交叉参考

本申请案基于并主张2018年3月20日申请的第2018-052449号日本专利申请案的权益及优先权，所述申请案的全部内容通过引用的方式并入本文中。

技术领域

本文描述的实施例大体上涉及一种半导体存储器装置及制造所述半导体存储器装置的方法。

背景技术

其中三维布置存储器单元的NAND快闪存储器作为半导体存储器装置是已知的。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包括：堆叠体，其设置在衬底上方，其中导电层彼此隔离并且沿与所述衬底的表面交叉的第一方向堆叠；存储器柱，其沿所述第一方向延伸穿过所述堆叠体；第一绝缘层，其设置在存储器柱上方；隔离区，其沿所述第一方向设置为高于所述堆叠体中的所述存储器柱的上表面，所述隔离区在与所述第一方向交叉的第二方向上隔离所述堆叠体；及第二绝缘层，其设置在所述第一绝缘层及所述隔离区的侧壁上。

根据所述实施例，可改进半导体存储器装置的可靠性。

附图说明

图1是展示根据实施例的半导体存储器装置的结构的平面图。

图2是沿线A-A'截取的图1的结构的横截面图。

图3是沿线B-B'截取的图1的结构的横截面图。

图4是沿Y方向截取的根据第一实施例的半导体存储器装置的存储器单元阵列的横截面图。

图5是根据第一实施例的结构的主要部分的横截面图。

图6到12是所述结构的横截面图，其表示制造根据第一实施例的半导体存储器装置的方法的过程。

图13是沿图1中的线A-A'截取的根据第二实施例的半导体存储器装置的横截面图。

图14是沿图1中的线B-B'截取的根据第二实施例的半导体存储器装置的横截面图。

图15是根据第二实施例的结构的主要部分的横截面图。

图16到22是所述结构的横截面图，其表示制造根据第二实施例的半导体存储器装置的方法的过程。

具体实施方式

将参考图式解释实施例。在以下解释中，具有相同功能及结构的组件将由相同参考数字表示。描述实施例以给出实现实施例的技术概念的设备及方法的实例。

[1]第一实施例

将论述根据第一实施例的半导体存储器装置。此处，作为半导体存储器装置的实例，将考虑三维堆叠的NAND快闪存储器，其中存储器单元晶体管(下文中也称为存储器单元)堆叠在半导体衬底上方。

[1-1]半导体存储器装置的结构