[发明专利]半导体存储器装置及其制造方法

说明书

本发明公开了一种半导体存储器装置及一种制造半导体存储器装置的方法。所述半导体存储器装置包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在衬底中且穿过有源区延伸。栅极线中的每一者包括：导电层；衬层，设置在导电层与衬底之间且将导电层与衬底分隔开；以及第一逸出功调整层，设置在导电层及衬层上。第一逸出功调整层包含第一逸出功调整材料。第一逸出功调整层的逸出功小于导电层及衬层的逸出功。本发明的半导体存储器装置具有增强的电特性。

[相关申请的交叉参考]

本专利申请主张在2017年10月16日在韩国知识产权局提出申请的韩国专利申请第10-2017-0134232号的优先权，所述韩国专利申请的全部内容并入本申请供参考。

技术领域

本发明概念的示例性实施例涉及一种半导体存储器装置以及一种制造所述半导体存储器装置的方法，且更具体来说，涉及一种包括掩埋栅极线的半导体存储器装置及一种制造所述半导体存储器装置的方法。

背景技术

半导体装置通常因其尺寸小、功能多和/或制作成本低而被用于电子产业，且可被分类为以下中的任意一者：存储逻辑数据的半导体存储器装置、处理逻辑数据的运算的半导体逻辑装置以及具有用于存储逻辑数据的存储器元件与用于处理逻辑数据的运算的逻辑元件二者的混合半导体装置。

近来，为获得具有高速度及低功耗的电子产品，嵌入在电子产品中的半导体装置常常需要具有高运行速度和/或较低的操作电压。因此，半导体装置的集成度已变得更高。半导体装置的高集成度可能使半导体装置的可靠性降低。然而，随着电子产业的进步，越来越需要半导体装置的高可靠性。因此，已进行了各种研究来提高半导体装置的可靠性。

发明内容

本发明概念的示例性实施例提供一种半导体存储器装置以及一种制造所述半导体存储器装置的方法，所述半导体存储器装置具有增强的电特性。

根据本发明概念的示例性实施例，一种半导体存储器装置可包括：装置隔离层，界定衬底的有源区；以及栅极线，掩埋在所述衬底中且穿过所述有源区延伸。所述栅极线中的每一者可包括：导电层；衬层，设置在所述导电层与所述衬底之间且将所述导电层与所述衬底分隔开；以及第一逸出功调整层，设置在所述导电层及所述衬层上，所述第一逸出功调整层包含第一逸出功调整材料。所述第一逸出功调整层的逸出功可小于所述导电层及所述衬层的逸出功。

根据本发明概念的示例性实施例，一种制造半导体存储器装置的方法可包括：在衬底中形成装置隔离层，所述装置隔离层界定有源区；在所述衬底中形成沟槽，所述沟槽穿过所述有源区延伸；在所述沟槽的下部部分中形成衬层，所述衬层覆盖所述沟槽的底部表面及内侧壁表面；在所述衬层上形成导电层，所述导电层填充所述沟槽的所述下部部分；在所述导电层及所述衬层上沉积初步第一逸出功调整层；在所述初步第一逸出功调整层的顶表面及所述沟槽的所述内侧壁表面上形成来源材料层，所述来源材料层包含第一逸出功调整材料；使所述第一逸出功调整材料从所述来源材料层扩散到所述初步第一逸出功调整层中，以形成第一逸出功调整层；以及移除所述来源材料层。

根据本发明概念的示例性实施例，一种半导体存储器装置可包括：衬底，包括装置隔离层，所述装置隔离层界定沿第一方向排列的有源区；栅极线，掩埋在所述衬底的上部部分中的沟槽中且在与所述第一方向相交的第二方向上穿过所述有源区延伸，所述栅极线将所述有源区分隔成第一掺杂区及第二掺杂区；以及位线，设置在所述栅极线上且在与所述第一方向及所述第二方向相交的第三方向上延伸。所述栅极线中的每一者可包括：衬层，设置在所述沟槽的下部部分上且沿所述沟槽的底部表面及所述沟槽的侧壁延伸；导电层，设置在所述衬层上且填充所述沟槽的所述下部部分；以及逸出功调整层，设置在所述衬层及所述导电层上。所述衬层及所述逸出功调整层可包含金属氮化物。所述逸出功调整层还可包括与所述金属氮化物的金属材料不同的逸出功调整材料。

附图说明

通过参照附图详细阐述本发明概念的示例性实施例，本发明概念的以上及其他特征将变得更显而易见，在附图中：