[发明专利]一种基于双核ARM的SOC的数据传输系统和方法

说明书

本发明公开了一种基于双核ARM的SOC的数据传输系统和方法，所述数据传输系统包括第一硬核、第二硬核、第一共享缓存区、第二共享缓存区，第一中断和第二中断，其中第一硬核用于向第一共享缓存区写入数据和读取数据、向第二共享缓存区写入数据和读取数据，向第二硬核发送所述第一中断；第二硬核用于从第一共享缓存区读取数据、向第二共享缓存区写入数据，向第一硬核发送第二中断；第一硬核和第二硬核根据启动信号启动数据交互，通过读写第一共享缓存区和第二共享缓存区、发送第一中断和第二中断实现第一硬核和第二硬核之间的数据传输。本发明提供的实施例能够解决基于双核ARM芯片的SOC系统上的数据传输，并且能够满足数据传输的有效性和可靠性。

技术领域

本发明涉及嵌入式系统开发领域，特别是涉及一种基于双核ARM的SOC的数据传输系统和方法。

背景技术

与传统的嵌入式系统相比，目前在嵌入式系统市场上应用非常广泛的基于ARM(Advanced RISC Machine，RISC微处理器)的SOC(System On Chip，片上系统)系统具备可定制、延长产品生命周期、降低元器件成本、硬件加速的优点和能力。目前可编程SOC系统片上的ARM处理器可分为软核和硬核，其中ARM处理器的硬核性能优异、功耗较低。具体应用在弹上软件的中，如何解决可编程SOC系统上双ARM硬核间如何进行数据传输、满足传输数据的有效性和可靠性成为噬待解决的技术问题。

因此需要提供一种基于双核ARM的SOC的数据传输系统和方法，解决可编程SOC系统双ARM间的数据传输，并弱化硬件的差异性，实现高内聚-低耦合的SOC系统，在降低系统间干扰的情况下提高双核ARM间的数据传输的可靠性。

发明内容

为了解决上述问题至少之一，本发明第一方面提供一种基于双核ARM的SOC的数据传输系统，包括第一硬核、第二硬核、第一共享缓存区、第二共享缓存区，第一中断和第二中断，其中

所述第一硬核用于向所述第一共享缓存区写入数据和读取数据、向所述第二共享缓存区写入数据和读取数据，向所述第二硬核发送所述第一中断；

所述第二硬核用于从所述第一共享缓存区读取数据、向所述第二共享缓存区写入数据，向所述第一硬核发送所述第二中断；

所述第一硬核根据启动信号启动数据交互：所述第一硬核向所述第一共享缓存区和第二共享缓存区写入初始值、向所述第一共享缓存区写入第一交互数据并向第二硬核发送所述第一中断；所述第二硬核接收所述第一中断、从所述第一共享缓存区读取所述第一交互数据、向所述第二共享缓存区写入第二交互数据并向所述第一硬核发送所述第二中断；所述第一硬核接收所述第二中断并从所述第二共享缓存区读取所述第二交互数据。

进一步地，所述启动信号为ARM的定时器产生的定时信号。

进一步地，所述启动信号为所述ARM的外部时钟源产生的定时信号。

进一步地，所述第一硬核的主频设置为第一频率，所述第二硬核的主频设置为第二频率，所述定时信号的频率小于所述第一频率和第二频率。

进一步地，所述第一共享缓存区和第二共享缓存区为容量1KB的高速缓存区。

进一步地，所述第一中断和第二中断为SOC的公共中断。

进一步地，所述第一中断和第二中断为SOC的私有中断。

本发明第二方面提供一种利用第一方面所述数据传输系统的数据传输方法，包括：

S101：第一硬核接收启动信号；

S103：所述第一硬核向第一共享缓存区和第二共享缓存区写入初始值；

S105：所述第一硬核向所述第一共享缓存区写入第一交互数据，并向第二硬核发送所述第一中断；