[发明专利]一种波束控制装置

说明书

本发明提出一种波束控制装置，包括FPGA处理器、CPLD处理器、ARM处理器、接口端、控制端和连接FPGA处理器的校准数据存储器；所述控制端设置有连接FPGA的FPGA接口和若干连接CPLD处理器的CPLD接口；所述ARM处理器连接接口端和FPGA；所述接口端设置有连接控制端的供电接口和连接外部的通讯接口；所述接口端和控制端是两个平行排布的板状物。本发明通过平行排布的接口端和控制端，使得装置结构简单轻巧，同时FPGA处理器能够与多种设备的连接，实现波束控制装置的小型化。

技术领域

本发明涉及无线通信技术领域，尤其涉及一种波束控制装置。

背景技术

相控阵雷达天线最显著的特点是天线阵面不动的情况下实现天线波束扫描，相控阵天线波束的快速扫描和波束形状的捷变能力是相控阵雷达对工作环境、目标环境具有高度自适应能力的技术基础，它们的实现均依赖于波束控制装置。现有的传统多波束控制装置结构复杂，器件成昂贵，维护成本高。

发明内容

为解决上述问题，本发明提出一种波束控制装置，结构简单轻巧，制造成本低，维护简便。

技术方案：本发明提出一种波束控制装置，包括FPGA处理器、CPLD处理器、ARM 处理器、接口端、控制端和连接FPGA处理器的校准数据存储器；所述控制端设置有连接FPGA的FPGA接口和若干连接CPLD处理器的CPLD接口；所述ARM处理器连接接口端和FPGA；所述接口端设置有连接控制端的供电接口和连接外部的通讯接口；所述接口端和控制端是两个平行排布的板状物。

进一步，所述控制端上还设置有模数转换器接口。

进一步，所述波束控制装置还包括连接FPGA的校准数据存储器

进一步，所述CPLD接口分布在FPGA接口的周围。

进一步，所述接口端上还设置有带通滤波器、功分器、合路器、双工器和可变增益放大器。

有益效果：本发明通过平行排布的接口端和控制端，使得装置结构简单轻巧，同时FPGA处理器能够与多种设备的连接，实现波束控制装置的小型化。

附图说明

图1为本发明的结构示意图。

具体实施方式

如图1，本发明提出一种波束控制装置，包括FPGA处理器、CPLD处理器、ARM 处理器、接口端、控制端和连接FPGA处理器的校准数据存储器。所述接口端设置有连接控制端的供电接口和连接外部的通讯接口，用于相控阵雷达信号的收发并提供电源。

所述控制端用于产生和收发数字时序信号。所述控制端设置有连接FPGA处理器的FPGA接口和若干连接CPLD处理器的CPLD接口。CPLD处理器更适合完成各种算法和组合逻辑，FPGA处理器更适合于完成时序逻辑；CPLD处理器比FPGA处理器使用起来更方便。CPLD处理器的编程采用E2PROM或FASTFLASH技术，无需外部存储器芯片，使用简单，而FPGA处理器的编程信息需存放在外部存储器上，使用方法复杂。因此本实施例中所述FPGA处理器数据用于接收和解析，根据天线波束指向解析得到射频通道的波束控制码，从校准数据存储器读取所述校准数据对波束控制码进行补偿，并将补偿后的波束控制码下发到射频通道；所述CPLD处理器作为数据驱动单元。所述若干CPLD接口分布在FPGA接口的周围，使得FPGA处理器和CPLD处理器的排布更加合理，方便了FPGA处理器和CPLD处理器的接线通讯。

为了降低FPGA处理器3的数据处理量本实施例的ARM处理器连接接口端和FPGA处理器，用于解析得到相控阵雷达天线的波束指向。

所述接口端和控制端是两个平行排布的板状物。这种结构将把具有供电功能的模块和具备FPGA处理器的数据处理模块设计成平行排布的两个电路板，布局合理节省了空间，防止强弱电之间的电磁干扰。